JPH01181560A - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JPH01181560A JPH01181560A JP63005059A JP505988A JPH01181560A JP H01181560 A JPH01181560 A JP H01181560A JP 63005059 A JP63005059 A JP 63005059A JP 505988 A JP505988 A JP 505988A JP H01181560 A JPH01181560 A JP H01181560A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- layer
- conductivity type
- type
- photodetector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、受光素子と共に回路素子を形成させた半導体
受光素子に関するものである。
受光素子に関するものである。
（従来の技術）
レーザーディスク、コンパクトディスク等の発達に伴な
い、受光素子の利用が増加し、受光素子を単体として使
用する以外に、受光した信号の処理用の回路素子と一体
に構成したものが使用されている。その−例は第２図に
示される。同図において、Ｐ型の半導体基板１の上ＫＮ
型のエピタキシャル層２を成長させである。エピタキシ
ャル層２を成長させる前に、予め半導体基板ｌの回路素
子領域部に、Ｎ＋＋埋込層５（ａ）及び受光素子領域部
にＮ”ｆｆｉの埋込層５（ｂ）を設けておくと、これら
はエピタキシャル層２の内部に拡散し、図に示されるよ
うになる。このエピタキシャル層２０表面の、埋込層６
（ｂ）に対応する部分に、Ｐ＋型の拡散層３を設けると
、この両者のＰＮ接合によりホトダイオードが構成され
る。また埋込層５（ａ）に対応する、エピタキシャル層
２の表面にＰ＋型拡散層からなるベース層４（ａ）、Ｎ
＋型型数散層らなるエミツタ層４（ｂ）、及びＮ＋型型
数散層らなるコレクタコンタクト層４（Ｃ）等を設ける
と、これらによって、ホトダイオードの出力信号を処理
するためのトランジスタが構成される。ホトダイオード
とトランジスタの領域の間は、Ｐ＋型の分離拡散層６，
６゜６によって分離されている。
い、受光素子の利用が増加し、受光素子を単体として使
用する以外に、受光した信号の処理用の回路素子と一体
に構成したものが使用されている。その−例は第２図に
示される。同図において、Ｐ型の半導体基板１の上ＫＮ
型のエピタキシャル層２を成長させである。エピタキシ
ャル層２を成長させる前に、予め半導体基板ｌの回路素
子領域部に、Ｎ＋＋埋込層５（ａ）及び受光素子領域部
にＮ”ｆｆｉの埋込層５（ｂ）を設けておくと、これら
はエピタキシャル層２の内部に拡散し、図に示されるよ
うになる。このエピタキシャル層２０表面の、埋込層６
（ｂ）に対応する部分に、Ｐ＋型の拡散層３を設けると
、この両者のＰＮ接合によりホトダイオードが構成され
る。また埋込層５（ａ）に対応する、エピタキシャル層
２の表面にＰ＋型拡散層からなるベース層４（ａ）、Ｎ
＋型型数散層らなるエミツタ層４（ｂ）、及びＮ＋型型
数散層らなるコレクタコンタクト層４（Ｃ）等を設ける
と、これらによって、ホトダイオードの出力信号を処理
するためのトランジスタが構成される。ホトダイオード
とトランジスタの領域の間は、Ｐ＋型の分離拡散層６，
６゜６によって分離されている。
（発明が解決しようとずぶ課題）
このような装置において、受光素子であるホトダイオー
ドの感度を向上させるためには、（１） ホトダイオ
ードとして使用するＰＮ接合の面積を大きくする。
ドの感度を向上させるためには、（１） ホトダイオ
ードとして使用するＰＮ接合の面積を大きくする。
（２）エピタキシャル層２の厚さを厚くする。
（３） エピタキシャル層２の比抵抗を大きくする。
こと等が必要となる。しかしながら、前記の（１）及び
（２）の場合はチップの面積９体積等が増大し、原価が
高くなる。また、（２） ｐ （ａ）の場合には、回路
素子であるトランジスタのコレクタにおける少数キャリ
アの蓄積時間やコレクタ直列抵抗が増大し、応答速度が
遅くなるという問題があった。
（２）の場合はチップの面積９体積等が増大し、原価が
高くなる。また、（２） ｐ （ａ）の場合には、回路
素子であるトランジスタのコレクタにおける少数キャリ
アの蓄積時間やコレクタ直列抵抗が増大し、応答速度が
遅くなるという問題があった。
（課題を解決するための手段）
本発明においては、第１の導電型の半導体基板の受光素
子の領域に予め第２の導電型の埋込層を設け、その上に
第１の導ｗｔｍのエピタキシャル層を成長させ、オート
ドーピングにより前記の埋込層に対応する部分に第２の
導電型の部分を形成させ、このオートドーピングされた
部分の上にさらに第２の導電型のエピタキシャル層を成
長させて受光素子を形成させ、残りのオートドーピング
されていない第１の導電型のエピタキシャル層の上に第
２の導電型のエピタキシャル層を成長させて回路素子を
形成させ丸。
子の領域に予め第２の導電型の埋込層を設け、その上に
第１の導ｗｔｍのエピタキシャル層を成長させ、オート
ドーピングにより前記の埋込層に対応する部分に第２の
導電型の部分を形成させ、このオートドーピングされた
部分の上にさらに第２の導電型のエピタキシャル層を成
長させて受光素子を形成させ、残りのオートドーピング
されていない第１の導電型のエピタキシャル層の上に第
２の導電型のエピタキシャル層を成長させて回路素子を
形成させ丸。
（作用）
前述のような構造にすることにより、受光素子部のエピ
タキシャル層の実効厚さを厚くすることができる。回路
素子部は受光素子部とは別に最適のエピタキシャル層の
厚さを設定することができる。
タキシャル層の実効厚さを厚くすることができる。回路
素子部は受光素子部とは別に最適のエピタキシャル層の
厚さを設定することができる。
（実施例〕
本発明の一実施例を第１図＜８） 、 （ｂ） 、及び
（ｃ）に示す。
（ｃ）に示す。
まず、第１図（ａ）に示すように、Ｐ型半導体基板１の
受光素子の領域に、ホトリソグラフィ、不純物拡散によ
りＮ＋型の埋込み層８（ｂ）を形成する。
受光素子の領域に、ホトリソグラフィ、不純物拡散によ
りＮ＋型の埋込み層８（ｂ）を形成する。
次に、第１図（ｂ）に示すように、Ｐ型の下部エピタキ
シャル層７を成長させ、Ｎ＋ｆｉ＋込層８（ｂ）上の下
部エピタキシャル層７が、Ｎ中型埋込層８（ｂ）のオー
トドーピング罠より、８層８（ｃ）に゛変化するように
熱処理を施す。この熱処理は、これ以後の工程の熱処理
も含めて、全体として結果的に、埋込層５（ｂ）に対応
する下部エピタキシャル層゛７が８層１３ （ｃ）に変
化するように諸条件を設定することができる。熱処理の
条件を変更することにより、受光素子の領域のＮ中型埋
込層８（ｂ）のオートドーピングをコントロールできる
ので、下部エピタキシャル層７の成長条件線、任意に設
定できる。その後、受光素子と回路素子を分離するため
のＰ十型埋込層９を形成する。この埋込層９を設けるこ
となく後の工程で分離拡散層を形成することもできる。
シャル層７を成長させ、Ｎ＋ｆｉ＋込層８（ｂ）上の下
部エピタキシャル層７が、Ｎ中型埋込層８（ｂ）のオー
トドーピング罠より、８層８（ｃ）に゛変化するように
熱処理を施す。この熱処理は、これ以後の工程の熱処理
も含めて、全体として結果的に、埋込層５（ｂ）に対応
する下部エピタキシャル層゛７が８層１３ （ｃ）に変
化するように諸条件を設定することができる。熱処理の
条件を変更することにより、受光素子の領域のＮ中型埋
込層８（ｂ）のオートドーピングをコントロールできる
ので、下部エピタキシャル層７の成長条件線、任意に設
定できる。その後、受光素子と回路素子を分離するため
のＰ十型埋込層９を形成する。この埋込層９を設けるこ
となく後の工程で分離拡散層を形成することもできる。
さらに、第１図（ｃ）ＶＣ示されるように、図の左方の
回路素子の領域において、下部エピタキシャル層７に、
Ｎ中型埋込層８（ａ）を、Ｎ中型埋込層８（ｂ）と同様
の方法により、形成させる。その上にＮ型の上部エピタ
キシャル層２′を成長させ、ホトリックラフィ、不純物
拡散等により、受光素子領域には、ホトダイオード電極
取出し用のＮ＋型型数散層１０びホトダイオード用のＰ
Ｎ接合を形成するためめＰ＋型拡散層８′を形成させ、
回路素子領域−ハ、信号処理用トランジスタのペースと
なる戸型拡散層４ ｔａ）’ｔエミフタとなるＮ＋型型
数散層４ｂ）’及びコレクタコンタクトとなるＮ＋型型
数散層４ｃ）’を形成する。さらに、受光素子と回路素
子の境界には、−素子の分離用のＰ＋型拡散層１１．１
１を設け□る。
回路素子の領域において、下部エピタキシャル層７に、
Ｎ中型埋込層８（ａ）を、Ｎ中型埋込層８（ｂ）と同様
の方法により、形成させる。その上にＮ型の上部エピタ
キシャル層２′を成長させ、ホトリックラフィ、不純物
拡散等により、受光素子領域には、ホトダイオード電極
取出し用のＮ＋型型数散層１０びホトダイオード用のＰ
Ｎ接合を形成するためめＰ＋型拡散層８′を形成させ、
回路素子領域−ハ、信号処理用トランジスタのペースと
なる戸型拡散層４ ｔａ）’ｔエミフタとなるＮ＋型型
数散層４ｂ）’及びコレクタコンタクトとなるＮ＋型型
数散層４ｃ）’を形成する。さらに、受光素子と回路素
子の境界には、−素子の分離用のＰ＋型拡散層１１．１
１を設け□る。
（発明の効果）
上記のような構造にすることにより、受光素子領域の下
部のエピタキシャル層は、オートドーピングによりＮ型
に変化しているので、Ｎ型のエピタキシャル層の実効厚
さが増加し九ことになり、下部エピタキシャル層におい
て光により発生した少数キャリアもホトダイオードの光
電流として寄与する仁とになり、チップ面積を増加する
ことなく受光素子の光感度を向上させることができる。
部のエピタキシャル層は、オートドーピングによりＮ型
に変化しているので、Ｎ型のエピタキシャル層の実効厚
さが増加し九ことになり、下部エピタキシャル層におい
て光により発生した少数キャリアもホトダイオードの光
電流として寄与する仁とになり、チップ面積を増加する
ことなく受光素子の光感度を向上させることができる。
また回路素子は所望の応答速度を実現できるエピタキシ
ャルの条件を受光素子と関係なく設定できる。
ャルの条件を受光素子と関係なく設定できる。
従来の一例と本発明の一例とを比較したものを下に示す
。
。
光感度はホトダイオードの光電流に寄与する光吸収量で
示される。使用された光は、一般的に用いられる半導体
レーザー光であって波長は７６０ｎｍである。
示される。使用された光は、一般的に用いられる半導体
レーザー光であって波長は７６０ｎｍである。
第１図（ａ）（ｂ）及び（ｃ）は、本発明の実施例の工
程及び完成品の断面略図を示し、第２図は従来の例の断
面略図を示す。 ！・・・半導体基板 ２′・・・Ｎ型エピタキシャル
層８′・・・Ｐ＋拡散層 ７・・・Ｐ型エピタキシャ
ル層８（ａ）・・・Ｎ＋＋埋込層 ８（ｂ）・・・Ｎ
＋＋埋込層８（Ｃ）・・・８層 ９・・・Ｐ 型
埋込層１０・・・Ｎ＋型型数散層 １１・・・Ｐ＋型分
離拡欲層特許出願人 シャープ株式会社 代理人 弁理士 福 士 愛 彦
程及び完成品の断面略図を示し、第２図は従来の例の断
面略図を示す。 ！・・・半導体基板 ２′・・・Ｎ型エピタキシャル
層８′・・・Ｐ＋拡散層 ７・・・Ｐ型エピタキシャ
ル層８（ａ）・・・Ｎ＋＋埋込層 ８（ｂ）・・・Ｎ
＋＋埋込層８（Ｃ）・・・８層 ９・・・Ｐ 型
埋込層１０・・・Ｎ＋型型数散層 １１・・・Ｐ＋型分
離拡欲層特許出願人 シャープ株式会社 代理人 弁理士 福 士 愛 彦
Claims (1)
- （１）受光素子の領域に第２の導電型の埋込層を設けた
第１の導電型の半導体基板と、前記の半導体基板の上に
形成された第１の導電型のエピタキシャル層と、そのエ
ピタキシャル層の一部に前記の第２の導電塵の埋込層の
オートドーピングによって形成された第２の導電型の部
分とよりなり、オートドーピングされた第２の導電型の
部分の上に受光素子を形成し、オートドーピングされて
いない第１の導電型のエピタキシャル層の残りの部分の
上に回路素子を形成させた半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005059A JPH01181560A (ja) | 1988-01-12 | 1988-01-12 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005059A JPH01181560A (ja) | 1988-01-12 | 1988-01-12 | 半導体受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181560A true JPH01181560A (ja) | 1989-07-19 |
Family
ID=11600826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005059A Pending JPH01181560A (ja) | 1988-01-12 | 1988-01-12 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181560A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141419A (ja) * | 2000-11-06 | 2002-05-17 | Texas Instr Japan Ltd | 半導体装置 |
-
1988
- 1988-01-12 JP JP63005059A patent/JPH01181560A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141419A (ja) * | 2000-11-06 | 2002-05-17 | Texas Instr Japan Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| JPH04225285A (ja) | モノリシック集積回路用シリコン フォトダイオードとその作製法 | |
| JP2001284629A (ja) | 回路内蔵受光素子 | |
| JP3122118B2 (ja) | 半導体装置 | |
| KR100977199B1 (ko) | 증가된 청색광 감도를 가지는 광감지 소자 및 그 제조 방법 | |
| JPH01181560A (ja) | 半導体受光素子 | |
| JP2746883B2 (ja) | 光電変換装置 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JP2657120B2 (ja) | 光半導体装置 | |
| JPS62131570A (ja) | 半導体受光装置 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JPS5932901B2 (ja) | 集積化受光回路装置 | |
| JP3311564B2 (ja) | 光半導体装置 | |
| JPS5661160A (en) | Semiconductor device | |
| JP2000223735A (ja) | 半導体受光装置とその製造方法 | |
| JPS63226975A (ja) | 光感応デバイス | |
| JPH04151874A (ja) | 半導体装置 | |
| JPH0242768A (ja) | 回路内蔵受光素子 | |
| JP2815201B2 (ja) | Ｐｉｎホトダイオード | |
| JP2561141B2 (ja) | 半導体装置の製造方法 | |
| KR970006609B1 (ko) | 반도체 수광소자 및 그 제조방법 | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 |