JPS5932901B2 - 集積化受光回路装置 - Google Patents
集積化受光回路装置Info
- Publication number
- JPS5932901B2 JPS5932901B2 JP55169678A JP16967880A JPS5932901B2 JP S5932901 B2 JPS5932901 B2 JP S5932901B2 JP 55169678 A JP55169678 A JP 55169678A JP 16967880 A JP16967880 A JP 16967880A JP S5932901 B2 JPS5932901 B2 JP S5932901B2
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- region
- semiconductor region
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
この発明は、ＰＮ接合を有する受光素子と受光電流増幅
器とを同一半導体基板上に形成した集積化受光回路装置
に関するものである。
器とを同一半導体基板上に形成した集積化受光回路装置
に関するものである。
この種の装置の従来例を第１図に示す。
第２図は第１図に示した装置の等価回路である。第１図
の装置は、Ｐ型半導体基板１上にＮ型エピタキシャル層
２を形成し、このエピタキシャル層２を拡散Ｐ型半導体
層３で複数の領域に分離し、領域２１にはＰ型半導体領
域４を拡散形成して受光ダイオード５を形成し、領域２
２にはＰ型半導体領域６とＮ型半導体領域Ｔを順次拡散
形成してＮＰＮトランジスタ８を形成し、領域２３には
Ｐ型半導体領域９を形成して抵抗１０を形成したもので
ある。このような装置において、光が、Ｎ型半導体領域
２１とその外側のＰ型領域（基板１とＰ型半導体層３か
らなる）で形成されるＰＮ接合を介して入射されると、
このＰＮ接合部で光のエネルギが消費されるので、Ｐ型
半導体領域４からＮ型半導体領域２１に流れる光電流と
して有効に利用されない。したがつて、有効に光電流に
変換される光は、Ｐ型半導体領域４の真上（第１図符号
１１参照）から入射される光に限定される欠点があつた
。また、Ｎ型半導体領域２１はＰ型領域に包囲されてい
るため、充分な深さを持つことができない。したがつて
、Ｎ型半導体領域２１は充分な時間、光エネルギを吸収
できないため、入射光を効率よく光電流に変換できない
欠点を有していた。第３図は従来の他の装置を示し、第
４図は第３図の装置の等価回路である。
の装置は、Ｐ型半導体基板１上にＮ型エピタキシャル層
２を形成し、このエピタキシャル層２を拡散Ｐ型半導体
層３で複数の領域に分離し、領域２１にはＰ型半導体領
域４を拡散形成して受光ダイオード５を形成し、領域２
２にはＰ型半導体領域６とＮ型半導体領域Ｔを順次拡散
形成してＮＰＮトランジスタ８を形成し、領域２３には
Ｐ型半導体領域９を形成して抵抗１０を形成したもので
ある。このような装置において、光が、Ｎ型半導体領域
２１とその外側のＰ型領域（基板１とＰ型半導体層３か
らなる）で形成されるＰＮ接合を介して入射されると、
このＰＮ接合部で光のエネルギが消費されるので、Ｐ型
半導体領域４からＮ型半導体領域２１に流れる光電流と
して有効に利用されない。したがつて、有効に光電流に
変換される光は、Ｐ型半導体領域４の真上（第１図符号
１１参照）から入射される光に限定される欠点があつた
。また、Ｎ型半導体領域２１はＰ型領域に包囲されてい
るため、充分な深さを持つことができない。したがつて
、Ｎ型半導体領域２１は充分な時間、光エネルギを吸収
できないため、入射光を効率よく光電流に変換できない
欠点を有していた。第３図は従来の他の装置を示し、第
４図は第３図の装置の等価回路である。
第３図の装置は、Ｐ型半導体基板２１を用い、これに、
Ｎ型半導体領域２２を、たとえば拡散などの力法で形成
することによりＰＮ接合型受光ダイオード２３を形成し
たものである。また、第３図の装置では、Ｐ型半導体基
板２１に形成したｎ型半導体領域２４で抵抗２５が形成
されており、さらにＰ型半導体基板２１に形成したＮ型
半導体領域２６内にｒ型半導体領域２７ｊ６よびｖ型半
導体領域２８を順次形成することによりトランジスタ２
９が形成されている。なお、３０は受光ダイオード２３
のカソード取出しのためにＮ型半導体領域２２内に形成
されたＮ＋型半導体領域、３１はＮＰＮトランジスタ２
９のコレクタ取出しのためにＮ型半導体領域２６内に形
成されたＮ＋型半導体領域である。しかし、第３図の装
置は、ｒ型半導体領域２７の拡散形成時に、Ｎ型半導体
領域２２，２４，２６が深く追拡散されるため、受光ダ
イオード２３の接合容量が増大する製造上の欠点を有し
ていた。Ｎ型半導体領域２２，２４，２６が深く追拡散
される理由は、そのＮ型半導体領域２２，２４，２６を
形成するためのＮ型不純物の拡散係数が大きいためであ
る。また、Ｐ型半導体基板は表面にＮ型反転層が発生し
やすいので、第３図の装置は、ＰＮ接合部の耐電圧特姓
の劣化を招く欠点も有していた。
Ｎ型半導体領域２２を、たとえば拡散などの力法で形成
することによりＰＮ接合型受光ダイオード２３を形成し
たものである。また、第３図の装置では、Ｐ型半導体基
板２１に形成したｎ型半導体領域２４で抵抗２５が形成
されており、さらにＰ型半導体基板２１に形成したＮ型
半導体領域２６内にｒ型半導体領域２７ｊ６よびｖ型半
導体領域２８を順次形成することによりトランジスタ２
９が形成されている。なお、３０は受光ダイオード２３
のカソード取出しのためにＮ型半導体領域２２内に形成
されたＮ＋型半導体領域、３１はＮＰＮトランジスタ２
９のコレクタ取出しのためにＮ型半導体領域２６内に形
成されたＮ＋型半導体領域である。しかし、第３図の装
置は、ｒ型半導体領域２７の拡散形成時に、Ｎ型半導体
領域２２，２４，２６が深く追拡散されるため、受光ダ
イオード２３の接合容量が増大する製造上の欠点を有し
ていた。Ｎ型半導体領域２２，２４，２６が深く追拡散
される理由は、そのＮ型半導体領域２２，２４，２６を
形成するためのＮ型不純物の拡散係数が大きいためであ
る。また、Ｐ型半導体基板は表面にＮ型反転層が発生し
やすいので、第３図の装置は、ＰＮ接合部の耐電圧特姓
の劣化を招く欠点も有していた。
この発明は上記の点に鑑みなされたもので、光電変換効
率を向士させることができるとともに、光の入射方向の
制限を解くことができ、さらには受光ダイオードの接合
容量の増大、ＰＮ接合部の耐電圧特性の劣化を防止でき
る集積化受光回路装置を提供することを目的とする。以
下この発明の実施例を図面を参照して説明する。
率を向士させることができるとともに、光の入射方向の
制限を解くことができ、さらには受光ダイオードの接合
容量の増大、ＰＮ接合部の耐電圧特性の劣化を防止でき
る集積化受光回路装置を提供することを目的とする。以
下この発明の実施例を図面を参照して説明する。
第５図ＡないしＤはこの発明の実施例の装置を製造工程
順に示す断面図である。したがつて、実施例は、製造工
程に従つて説明することにする。第５図Ａにおいて、４
１はシリコンＮ型半導体基板であり、まず、このＮ型半
導体基板４１の所望の表面領域にＰ型半導体領域４２を
形成する。このＰ型半導体領域４２は、イオン注入法で
シート抵抗２ＫΩ／口程度に形成する。しかる後、この
Ｐ型半導体領域４２の所望の表面領域内にＮ＋フローテ
イング層４３，，４３２を所定距離離間して形成する。
このＮ＋フローテイング層４３１，４３２は、Ｐ型半導
体領域４２内にＳｂなどを拡散することにより形成する
。また、ｖフローテイング層４３１，４３２はシート抵
抗２０Ω／口程度に形成する。次に、Ｎ型半導体基板４
１の全体の上にＮ型半導体層４４をエピタキシヤル成長
法により形成する（第５図Ｂ参照）。
順に示す断面図である。したがつて、実施例は、製造工
程に従つて説明することにする。第５図Ａにおいて、４
１はシリコンＮ型半導体基板であり、まず、このＮ型半
導体基板４１の所望の表面領域にＰ型半導体領域４２を
形成する。このＰ型半導体領域４２は、イオン注入法で
シート抵抗２ＫΩ／口程度に形成する。しかる後、この
Ｐ型半導体領域４２の所望の表面領域内にＮ＋フローテ
イング層４３，，４３２を所定距離離間して形成する。
このＮ＋フローテイング層４３１，４３２は、Ｐ型半導
体領域４２内にＳｂなどを拡散することにより形成する
。また、ｖフローテイング層４３１，４３２はシート抵
抗２０Ω／口程度に形成する。次に、Ｎ型半導体基板４
１の全体の上にＮ型半導体層４４をエピタキシヤル成長
法により形成する（第５図Ｂ参照）。
続いて、拡散によりＰ型アイソレーシヨン領域４５を形
成する。
成する。
このＰ型アイソレーシヨン領域４５は、Ｎ型半導体層４
４の表面部分からＰ型半導体領域４２に到達するように
、かつフローテイング層４３１，４３２の各々を包囲す
るごとくＮ型半導体層４４に形成する（第５図Ｃ参照）
。次に、第１の分離領域４４１、すなわち、Ｐ型アイソ
レーシヨン領域４５とＰ型半導体領域４２で分離された
Ｎ＋フローテイング層４３１（第１のＸフローテイング
層）上のＮ型半導体層領域に、ベース領域としてのＰ型
半導体領域４６を形成する。このＰ型半導体領域４６は
、シート抵抗２００Ω／口程度のボロン拡散により形成
する。この時、同時に、第２の分離領域４４２、すなわ
ち、上記と同様にして分離されたｖフローテイング層４
３２（第２のフローテイング層）上のＮ型半導体層領域
に、抵抗４７としてＰ型半導体領域４８を形成する。ま
た、受光ダイオード４９を形成するためのＰ型半導体領
域５０を、分離されていないＮ型半導体層領域４４３に
形成する（第５図Ｄ参胸。しかる後に、第５図Ｄの同図
に示すように、Ｐ型半導体領域４６にＮ型半導体領域５
１を形成する。このＮ型半導体領域５１はエミツタ領域
としてであり、リン拡散により形成する。したがつて、
第１の分離領域４４１には、この領域４４１をコレクタ
領域として、Ｐ型半導体領域４６およびＮ型半導体領域
５１とによりＮＰＮトランジスタ５２が形成される。エ
ミツタ領域としてのＮ型半導体領域５１を形成する際、
同時に、第１の分離領域４４１にＮ＋型半導体領域５３
を形成する。
４の表面部分からＰ型半導体領域４２に到達するように
、かつフローテイング層４３１，４３２の各々を包囲す
るごとくＮ型半導体層４４に形成する（第５図Ｃ参照）
。次に、第１の分離領域４４１、すなわち、Ｐ型アイソ
レーシヨン領域４５とＰ型半導体領域４２で分離された
Ｎ＋フローテイング層４３１（第１のＸフローテイング
層）上のＮ型半導体層領域に、ベース領域としてのＰ型
半導体領域４６を形成する。このＰ型半導体領域４６は
、シート抵抗２００Ω／口程度のボロン拡散により形成
する。この時、同時に、第２の分離領域４４２、すなわ
ち、上記と同様にして分離されたｖフローテイング層４
３２（第２のフローテイング層）上のＮ型半導体層領域
に、抵抗４７としてＰ型半導体領域４８を形成する。ま
た、受光ダイオード４９を形成するためのＰ型半導体領
域５０を、分離されていないＮ型半導体層領域４４３に
形成する（第５図Ｄ参胸。しかる後に、第５図Ｄの同図
に示すように、Ｐ型半導体領域４６にＮ型半導体領域５
１を形成する。このＮ型半導体領域５１はエミツタ領域
としてであり、リン拡散により形成する。したがつて、
第１の分離領域４４１には、この領域４４１をコレクタ
領域として、Ｐ型半導体領域４６およびＮ型半導体領域
５１とによりＮＰＮトランジスタ５２が形成される。エ
ミツタ領域としてのＮ型半導体領域５１を形成する際、
同時に、第１の分離領域４４１にＮ＋型半導体領域５３
を形成する。
このｙ型半導体領域５３は、コレクタを取出すための領
域である。続いて、受光ダイオード４９、ＮＰＮトラン
ジスタ５２および抵抗４７を結線するためのＡｔ配線５
４を表面に形成し、以上で集積化受光回路装置の製造を
終了する。なお、５５は表面に形成された絶縁膜である
。以上のようにして製造された装置においては、第５図
Ｄの矢印５６で示す方向から、Ｎ型半導体層４４上の表
面に向つて光を入射させる方法が、効率の面から考えて
最もよい。
域である。続いて、受光ダイオード４９、ＮＰＮトラン
ジスタ５２および抵抗４７を結線するためのＡｔ配線５
４を表面に形成し、以上で集積化受光回路装置の製造を
終了する。なお、５５は表面に形成された絶縁膜である
。以上のようにして製造された装置においては、第５図
Ｄの矢印５６で示す方向から、Ｎ型半導体層４４上の表
面に向つて光を入射させる方法が、効率の面から考えて
最もよい。
また、光結合力法との関係でＮ型半導体基板４１の裏面
から光の入射を行わせる必要がある場合には、第６図Ａ
およびＢの他の実施例に示すようにすることにより、裏
面からの光の入射を行わすことができる。
から光の入射を行わせる必要がある場合には、第６図Ａ
およびＢの他の実施例に示すようにすることにより、裏
面からの光の入射を行わすことができる。
すなわち、この実施例では、Ｐ型半導体領域５０に対応
するＮ型半導体基板４１の裏面部５７をエツチングなど
の方法により薄くし、ウエル５８として形成するもので
ある。第６図Ｂにおいて、５９は光の入射ビームを示す
。なお、Ｎ型半導体基板４１として（１００）方向の結
晶軸をもつものを用い、ウエル５８形成用としてＫＯＨ
系エツチヤントを用いることで、上記所望のＮ型半導体
基板裏面光入射構造を容易に形成することができた。第
７図は、以上のような、この発明の実施例の装置の等価
回路図を示す。
するＮ型半導体基板４１の裏面部５７をエツチングなど
の方法により薄くし、ウエル５８として形成するもので
ある。第６図Ｂにおいて、５９は光の入射ビームを示す
。なお、Ｎ型半導体基板４１として（１００）方向の結
晶軸をもつものを用い、ウエル５８形成用としてＫＯＨ
系エツチヤントを用いることで、上記所望のＮ型半導体
基板裏面光入射構造を容易に形成することができた。第
７図は、以上のような、この発明の実施例の装置の等価
回路図を示す。
以上実施例で詳述したように、この発明の集積化受光回
路装置では、Ｎ型半導体基板上にＮ型半導体層をエピタ
キシヤル成長により形成して、このＮ型半導体層にＰＮ
接合分離により分離してトランジスタと抵抗を形成する
とともに、分離領域以外のＮ型半導体層領域にＰ型半導
体領域を形成して受光素子を形成するものである。
路装置では、Ｎ型半導体基板上にＮ型半導体層をエピタ
キシヤル成長により形成して、このＮ型半導体層にＰＮ
接合分離により分離してトランジスタと抵抗を形成する
とともに、分離領域以外のＮ型半導体層領域にＰ型半導
体領域を形成して受光素子を形成するものである。
したがつて入射光によりＰＮ接合で発生するキヤリアの
拡散長が長いＮ型半導体領域を、分離領域以外のＮ型半
導体層領域およびＮ型半導体基板で充分大きくとること
が可能になり、光電変換効率を向上させることができる
とともに、受光素子のＰＮ接合部を包囲するＰＮ接合領
域がなく、たとえ斜方向からの入射光であつても、その
入射光が途中で吸収されることがないので、その場合も
光電変換効率を向上させることができる。実際、従来の
装置と比較実験を行つたところ、この発明の装置では、
従来に比較して約１．５倍、光電変換効率を向上させる
ことができた。また、受光素子のＰＮ接合部を包囲する
ＰＮ接合領域がないので、光の入射方向は、表面側に限
らず裏面側からも行うことができるようになり、光の入
射方向の制限を解くことができる。さらに、この装置に
おいては、エピタキシヤル成長のＮ型半導体層に、拡散
係数の小さいＰ型不純物を用いてＰ型半導体領域を形成
することにより受光素子を形成しているので、そのＰ型
半導体領域の形成後に他の拡散形成工程があつても、そ
の半導体領域が追拡散されることはなく、受光素子の接
合容量が増大することはない。さらに、この装置におい
ては、Ｎ型半導体基板上にＮ型半導体層をエピタキシヤ
ル成長して基板部を構成しているので、この基板部の表
面に反転層が形成されてＰＮ接合部の耐電圧特性が劣化
することは防止される。
拡散長が長いＮ型半導体領域を、分離領域以外のＮ型半
導体層領域およびＮ型半導体基板で充分大きくとること
が可能になり、光電変換効率を向上させることができる
とともに、受光素子のＰＮ接合部を包囲するＰＮ接合領
域がなく、たとえ斜方向からの入射光であつても、その
入射光が途中で吸収されることがないので、その場合も
光電変換効率を向上させることができる。実際、従来の
装置と比較実験を行つたところ、この発明の装置では、
従来に比較して約１．５倍、光電変換効率を向上させる
ことができた。また、受光素子のＰＮ接合部を包囲する
ＰＮ接合領域がないので、光の入射方向は、表面側に限
らず裏面側からも行うことができるようになり、光の入
射方向の制限を解くことができる。さらに、この装置に
おいては、エピタキシヤル成長のＮ型半導体層に、拡散
係数の小さいＰ型不純物を用いてＰ型半導体領域を形成
することにより受光素子を形成しているので、そのＰ型
半導体領域の形成後に他の拡散形成工程があつても、そ
の半導体領域が追拡散されることはなく、受光素子の接
合容量が増大することはない。さらに、この装置におい
ては、Ｎ型半導体基板上にＮ型半導体層をエピタキシヤ
ル成長して基板部を構成しているので、この基板部の表
面に反転層が形成されてＰＮ接合部の耐電圧特性が劣化
することは防止される。
第１図は従来の集積化受光回路装置を示す断面図、第２
図は第１図装置の等価回路図、第３図は従来の装置の他
の例を示す断面図、第４図は第３図装置の等価回路図、
第５図ＡないしＤはこの発明の集積化受光回路装置の実
施例を製造工程順に示す断面図、第６図ＡおよびＢはこ
の発明の他の実施例を示す断面図、第７図はこの発明の
実施例の装置の等価回路図である。 ４１・・・・・・シリコンＮ型半導体基板、４２・・・
・・・Ｐ型半導体領域、４３１，４３２・・・・・・Ｎ
＋フローテイング層、４４・・・・・・Ｎ型半導体層、
４４１・・・・・・第１の分離領域、４４２・・・・・
・第２の分離領域、４４３・・・・・・分離領域以外の
Ｎ型半導体層領域、４５・・・・・・Ｐ型アイソレーシ
ヨン領域、４７・・・・・・抵抗、４９・・・・・・受
光ダイオード、５０・・・・・・Ｐ型半導体領域、５２
・・・・・・ＮＰＮトランジスタ。
図は第１図装置の等価回路図、第３図は従来の装置の他
の例を示す断面図、第４図は第３図装置の等価回路図、
第５図ＡないしＤはこの発明の集積化受光回路装置の実
施例を製造工程順に示す断面図、第６図ＡおよびＢはこ
の発明の他の実施例を示す断面図、第７図はこの発明の
実施例の装置の等価回路図である。 ４１・・・・・・シリコンＮ型半導体基板、４２・・・
・・・Ｐ型半導体領域、４３１，４３２・・・・・・Ｎ
＋フローテイング層、４４・・・・・・Ｎ型半導体層、
４４１・・・・・・第１の分離領域、４４２・・・・・
・第２の分離領域、４４３・・・・・・分離領域以外の
Ｎ型半導体層領域、４５・・・・・・Ｐ型アイソレーシ
ヨン領域、４７・・・・・・抵抗、４９・・・・・・受
光ダイオード、５０・・・・・・Ｐ型半導体領域、５２
・・・・・・ＮＰＮトランジスタ。
Claims (1)
- １ シリコンＮ型半導体基板と、このＮ型半導体基板の
所望の表面領域に形成されたＰ型半導体領域と、このＰ
型半導体領域の所望の表面領域内に所定距離離間して形
成された第１および第２のＮ＾＋フローティング層と、
上記Ｎ型半導体基板全体の上にエピタキシャル成長によ
り形成されたＮ型半導体層と、上記Ｐ型半導体領域に到
達し、かつ上記第１および第２のＮ＾＋フローティング
層を各々包囲するごとく上記Ｎ型半導体層に形成された
Ｐ型アイソレーシヨン領域と、このＰ型アイソレーシヨ
ン領域と上記Ｐ型半導体領域により分離された上記第１
のＮ＾＋フローティング層上のＮ型半導体層領域に形成
されたトランジスタと、同様にして分離された上記第２
のＮ＾＋フローティング層上のＮ型半導体層領域に形成
された抵抗と、上記分離領域以外のＮ型半導体層領域に
形成され、受光素子を構成するためのＰ型半導体領域と
を具備してなる集積化受光回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169678A JPS5932901B2 (ja) | 1980-12-03 | 1980-12-03 | 集積化受光回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55169678A JPS5932901B2 (ja) | 1980-12-03 | 1980-12-03 | 集積化受光回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5793567A JPS5793567A (en) | 1982-06-10 |
| JPS5932901B2 true JPS5932901B2 (ja) | 1984-08-11 |
Family
ID=15890871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55169678A Expired JPS5932901B2 (ja) | 1980-12-03 | 1980-12-03 | 集積化受光回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932901B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6043857A (ja) * | 1983-08-20 | 1985-03-08 | Mitsubishi Electric Corp | 固体撮像装置とその製造方法 |
| JPH0620158B2 (ja) * | 1984-03-08 | 1994-03-16 | 新技術事業団 | 半導体放射線分布検出装置 |
| JPH01123480A (ja) * | 1987-11-07 | 1989-05-16 | Fuji Electric Co Ltd | 光検知素子 |
-
1980
- 1980-12-03 JP JP55169678A patent/JPS5932901B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5793567A (en) | 1982-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847210A (en) | Integrated pin photo-detector method | |
| JP2793085B2 (ja) | 光半導体装置とその製造方法 | |
| US4926231A (en) | Integrated pin photo-detector | |
| JPH04245478A (ja) | 光半導体装置 | |
| CN115176346A (zh) | 单光子雪崩二极管器件 | |
| KR100470892B1 (ko) | 회로내장 수광소자 및 그의 제조방법 | |
| KR100977199B1 (ko) | 증가된 청색광 감도를 가지는 광감지 소자 및 그 제조 방법 | |
| JPS5932901B2 (ja) | 集積化受光回路装置 | |
| JPH04271172A (ja) | 光半導体装置 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JP2657120B2 (ja) | 光半導体装置 | |
| JP2001352093A (ja) | 半導体受光装置 | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| JP2620655B2 (ja) | 光半導体装置 | |
| JPS6214478A (ja) | フオトセンサ | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JP2657119B2 (ja) | 光半導体装置 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JP2557743B2 (ja) | 光半導体装置の製造方法 | |
| JP2584353B2 (ja) | 光半導体装置 | |
| JPH04242980A (ja) | 受光素子 | |
| JPH06291352A (ja) | 受光素子および回路内蔵受光素子 | |
| JP2839413B2 (ja) | 回路内蔵受光素子 | |
| JP3149913B2 (ja) | トランジスタの製造方法 |