JPH01183145A - Ｓｏｉ半導体装置の製造方法 - Google Patents

Ｓｏｉ半導体装置の製造方法

Info

Publication number
JPH01183145A
JPH01183145A JP63006850A JP685088A JPH01183145A JP H01183145 A JPH01183145 A JP H01183145A JP 63006850 A JP63006850 A JP 63006850A JP 685088 A JP685088 A JP 685088A JP H01183145 A JPH01183145 A JP H01183145A
Authority
JP
Japan
Prior art keywords
insulating film
soi
film
bulk
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63006850A
Other languages
English (en)
Other versions
JP2812388B2 (ja
Inventor
Shinichi Kawai
真一 川合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63006850A priority Critical patent/JP2812388B2/ja
Priority to US07/297,376 priority patent/US4889829A/en
Publication of JPH01183145A publication Critical patent/JPH01183145A/ja
Application granted granted Critical
Publication of JP2812388B2 publication Critical patent/JP2812388B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 バルク素子領域とＳ　Ｏｌ　（Ｓ　１ｌｉｃｏｎ　ｏｎ
　Ｉｎ５ｕ−ｌａｔｏｒ　）領域とを有するＳｏｌ半導
体装置の製造方法に関し、 少ない工程で高耐圧かつ高信頼性のＳＯＩ半導体装置を
生産性良く製造することができる製造方法を提供するこ
とを目的とし、 シリコン基板のＳＯＩ素子領域上に第１の絶縁膜を形成
する工程と、該第１の絶縁膜上に活性領域となるシリコ
ン膜を形成する工程と、前記第１の絶縁膜の形成されて
いないシリコン基板表面と前記シリコン膜の表面とに素
子分離用酸化膜を選択酸化により同時に形成する工程と
を具備して構成した。
〔産業上の利用分野〕
本発明は、バルク素子領域とＳ　ＯＩ　（Ｓ　１ｌｉｃ
ｏｎＱＱ　　ｌ　ｎ５ｕｌａｔｏｒ）素子領域とを有す
るＳｏｌ半導体装置製造方法に関する。
バルク−８ｏｌ混載集積回路（以下、バルク−８ｏｆ混
載テバイスともいう）は、バルクの良好結晶性とＳＯＩ
の完全素子分離の両特性を持つ集積回路であり、例えば
バルクに論理回路、８０１部分に高耐圧出力部を持つデ
イスプレィドライバが提案されている。
〔従来の技術〕
第４図に、従来の製造方法で製造されたバルク−３ｏ　
Ｉ混載集積回路の一例を示す。同図において、１はシリ
コン基板、２は５ＯＩＴ地絶縁膜、３はＳＯＩ　ＬＯＣ
Ｏ３絶縁膜、４と５はゲート絶縁膜、６と７はゲート電
極、８と１０はソース拡散層、９と１１はドレイン拡散
層、１２は単結晶シリコン層である。
図示するバルク−８ＯＩ集積デバイスは、バルクのＬＯ
ＧＯ８素子分離用の５ｏｌＴ地絶縁膜２上にＳｏｌ素子
を形成したものである。ＳＯＩ素子の分離は、ＳＯＩ　
　ＬＯＣＯ８絶縁膜３で行っている。　バルク素子はシ
リコン基板１にゲート絶縁膜４を形成した後、ゲート電
極６を付着してこれと自己整合型にソース拡散層８及び
ドレイン拡散層９を形成して形成されている。同様に、
ＳＯｆ素子は５ｏｌＴ地絶縁膜２上に形成した活性領域
となる多結晶シリコン層１２に、ゲート絶縁膜５を形成
した後、ゲート電極７を付着してこれと自己整合型にソ
ース拡散層１０及びドレイン拡散層１１を形成して形成
されている。
〔問題点を解決するための手段〕
しかしながら、上記従来の技術は、以下の問題点を有す
る。
上述したように、バルクの素子分離と８０１部分の素子
分離とを行うために、２回のＬＯＧＯ８を行っている。
これらの絶縁膜は熱酸化で形成されるため長時間を要し
、生産性が悪い。
また、５ｏｌＴ地絶縁膜２の厚みは、ＳＯＩ素子の耐圧
に関係する。すなわち、シリコン基板１とドレイン間に
高電圧がかかると、多結晶シリコン層１２はシリコン基
板１の電位の影響を受ける。
このとぎ、ＳＯＩ下地絶縁膜２の厚みが薄い場合には、
ここにブレークダウンが生じ、素子が破壊する。例えば
、ＳＯＩ下地絶縁膜２の厚みが１μｍ程度の場合、ドレ
インとシリコン基板１間に約２００Ｖの電圧がかかると
、多結晶シリコン層１２中にブレークダウンが生ずるこ
とが確認されている。このため、ＳＯ■下地絶縁膜２を
厚くすることが要求されるが、現実には１μｍ程度が限
界である。これは第１に下地絶縁膜２を熱酸化で形成し
ているために生産性の見地から１μｍ程度が限界である
こと、第２に１μｍ以上にするとプロセス工程の途中で
ストレスによりシリコンウェアがわれてしまうためであ
る。
言い換えれば、十分に高耐圧のデバイスを製造すること
ができない。
従って本発明は上記問題点を解決し、少ない工程で高耐
圧かつ高信頼性のＳＯＩ半導体装置を生産性良く製造す
ることができる製造方法を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、以下の第１〜第３の工程を具備して構成され
る。
第１の工程は、シリコン基板（２１）のＳｏｌ素子領域
上に第１の絶縁膜（２３）を形成する。
第２の工程は、第１の絶縁膜（２３）上に活性領域とな
るシリコン膜（２５）を形成する。
第３図の工程は、第１の絶縁膜（２３）の形成されてい
ないシリコン基板板表面をシリコン膜（２５）の表面と
に、素子分離用酸化膜を選択酸化により同時に形成する
。
〔作用〕
以上のとおり、本発明では８０１部分の下地絶縁膜にＣ
ＶＤ絶縁膜を用い、比較的容易な任意の膜厚の下地絶縁
膜の形成を可能にしている。また、バルク部分、８０１
部分の素子分離を５ｏｌＴ地絶縁膜形成後に行うので、
これを１度のＬＯＧＯ３で行なうことができ、■秒数が
減少し、容易なプロセスになる。更に、第１の工程にお
いて、シリコン基板上に酸化膜を介してＣＶＤ絶縁膜を
形成した場合には、第２の工程におけるエツチングすべ
き膜（ＣＶＤ絶縁膜２３と熱酸化膜２２）とその下の膜
（シリコン基板２１）との選択比を大きくとることがで
きる。
（実施例〕 以下、本発明の一実施例を第１図を参照して詳細に説明
する。
第１図は、本発明の一実施例の工程を説明するための図
である。
同図（ａ）において、まず、シリコン基板２１を０．１
μｍ程度熱酸化して、下地熱酸化膜（ＳｉＯ２）２２を
形成する。これは、後述するＳＯＩ下地ＣＶＤ絶縁膜２
２とシリコン基板２１との界面状態を良好にするためで
ある。この下地熱酸化膜２２がないと、リーク電流の原
因となるおそれがある。ただし、この熱酸化工程は必ず
行わなければならないものではなく、省略しても良い次
に、下地熱酸化膜２２上に、ＣＶＤ　（気相成長法）に
よりＳｏｌの下地となるＳＯＩ下地Ｃ■Ｄ絶縁膜２３を
形成する。絶縁物質としては例えば、ＳｉＯ２を用いる
ことができる。ＳＯＩ下地ＣｖＤ絶縁膜２３は、例えば
２〜４μｍ程度の厚みをもつ。
次に、第１図（ｂ）に示すように、フォトレジスト工程
を用いて、Ｓｏｌ素子領域のみを残してバルク素子領域
のＳＯＩ下地ＣＶＤ絶縁膜２３及び下地熱酸化膜２２を
エツチングする。
次に、第１図（Ｃ）に示すように、シリコン基板２１に
０．１μｍ程度の熱酸化膜による保護絶縁膜２４が形成
されるように、全面を熱酸化する。
この酸化を行なうことによって後のＳＯＩ素子素子活性
領域用成用結晶シリコン膜のエツチングの時叫バルク部
分でエツチングのストッパとすることができ、エツチン
グ選択性がよくなる。しかし、この酸化は必ずしも必要
ではない。次に、第１図（Ｃ）に示すように、全面にＳ
ｏｌ素子の活性領域となる多結晶シリコン膜２５を０，
５μｍ程度堆積させる。この堆積は、例えばＣＶＤによ
り行う。
次に、第１図（ｄ）に示すように、ＳＯＩ素子領域のＳ
ｏｌ下地ＣＶＤ絶縁膜２３上のみを残して、Ｓｏｌ素子
領域とバルク素子領域との境界領域であるバルク−８Ｏ
Ｉ境界領域２６及びバルク素子領域の多結晶シリコン膜
２５を７オトレジス１〜工程でエツチングする。この場
合、保護絶縁膜２４又はＳｏｌ下地ＣＶＤ絶縁膜２３が
エツチングのストッパになる。これにより、Ｓｏｌ素子
領域の多結晶シリコン層２７が形成される。好ましくは
、エツチング工程に続けて、ＳＯＩ素子領域の多結晶シ
リコン層２７を選択的にレーザーで再結晶化する。多結
晶シリコン層そのままでＳＯＩ素子を形成すると、電荷
の移動度が低下したり、界面のリークが増える。多結晶
シリコン層２７の再結晶化により、これらの不都合を除
去することができる。レーザーに代えて、電子ビーム又
は紫外線ランプを用いることもできる。
次に、第１図（ｅ）示すように、バルク素子領域及びＳ
ｏｌ素子領域に同時に、従来の選択酸化（Ｌ、　ＯＣＯ
Ｓ　）工程を用いて素子分離を行う。Ｌｏｃｏｓ絶縁膜
２９はバルク素子分離用であり、ＬＯＣＯ８絶縁膜３０
はＳＯＩ素子素子分離島る。
素子を形成する保護絶縁膜２４及び多結晶シリコン層２
７上にそれぞれ酸化防止膜３１及び３２を形成するため
に、酸化膜と窒化膜の二重層を付着させて熱酸化する。
この結果、厚いＬＯＧＯ８酸化膜２９．３０が同時に形
成される。そして、この二重層をエツチングで除去した
後、従来ど同様の工程で拡散層の形成やゲート電極の形
成等を行い、トランジスタ等の回路要素を形成する。
第２図は、上記工程で製造されたバルク−３ｏｌ混載集
積回路を示す。図中、３３及び３４はそれぞれバルク素
子領域のソース拡散層及びドレイン拡散層であり、３５
及び３６はそれぞれＳｏｌ素子領域のソース拡散層及び
ドレイン拡散層である。
３７及び３８はそれぞれバルク素子領域及び３０１素子
領域のゲート電極である。
以上のようにして形成したＳＯＩ半導体装置において、
８０１下地ＣＶＤ絶縁膜２３を４μｍ程度形成した場合
、シリコン基板２１とゲート電極３８間に２００Ｖ以上
の電圧をかけても異常は見られず、充分な耐圧を確保で
きることが確認された。
以上の工程に従って製造されたバルク素子領域とＳＯＩ
素子領域とをＡ之などの配線によって接続する場合、両
領域の段差（４μｍ程度）による上記配線の切断が生じ
る可能性がある。この断線を防止するために、配線層形
成前に、第３図に示す処理を施すことが望ましい。
第３図には、２種類の断線防止処理が示されている。一
方は第３図（ａ）、（ｂ）及び（’Ｃ）の順に行われる
処理であり、使方は（ａ）、（ｄ）。
（ｅ）、（ｃ）の順に行われる処理である。
はじめに、前者の処理について説明する。第３図（ａ）
は、前述した本発明の実施例により製造されたデバイス
のバルク素子領域とＳＯＩ素子領域のｔＮ５Ｉｉ！部分
の断面図である。第３図（ａ）に図示するように。白領
域間には４μ程度の段差がある。この段差部分に、第３
図（ｂ）に示すように、液化絶縁膜（例えばＣＬＤ）３
９を塗布し、白領域間をなだらかなサイドウオールで結
合する。そして、第３図（Ｃ）に示すように、両領域を
接続するＡ２配線２８を液化絶縁膜３９上に設ける。
また、別の方法として第３図＜ａ）のデバイス全面に、
第３図（ｄ）に示すように、Ｓ！Ｏｚ膜４０を堆積させ
る。次に、ＲＩＥ　（選択性イオンエツチング）を施し
て、第３図（ｅ）に示すように、段差部分にＳ　！　０
２サイドウオール４１を形成する。そして、第３図（Ｃ
）に示すように、Ａ２配線２８を設ける。
このように、配線層形成前に上記処理を行うことにより
、バルク素子領域とＳＯＩ素子領域どの間を接続する配
線の切断が効果的に防止できる。
以上、本発明の一実施例を説明した。尚、ＳＯＩ領域に
はＭＯＳ　ｉ−ランジスタやバイポーラトランジスタ等
が形成可能である。
〔発明の効果〕
以上説明したように、本発明によれば、ＳＯＩの下地絶
縁膜をＣＶＤ絶縁膜で形成したこととしたため、下地絶
縁膜を短時間で厚く形成することができ、少ない工程で
高耐圧かつ高信頼性のバルク−８ＯＩ混載集積回路を生
産性良く製造することができる製造方法を提供すること
ができる。
【図面の簡単な説明】
第１図は本発明の一実施例によるＳｏｌ半導体装置の製
造方法を説明するための図、 第２図ぽ本発明の方法により製造されたＳＯＩ半導体装
置の一例を示す図、 第３図は本発明の実施例中の配線工程を説明するための
図、及び 第４図は従来のバルク−３ｏｌ混載集積回路の一例を示
す図である。 図において、 ２１はシリコン基板、 ２２は下地熱酸化膜、 ２３はＳ　Ｏ’Ｉ下地ＣＶＤ絶縁膜、 ２４は保護絶縁膜、 ２５は多結晶シリコン膜、 ２６はバルク−８ＯＩ境界領域、 ２７は多結晶シリコン膜、 ２８はＡ之配線、 ２９はＬＯＣＯ８絶縁躾、 ３０はＬＯＧＯ８絶縁躾、 ３１は酸化防止膜、 ３２は酸化防止膜、 ３３と３５はソース拡散層、 ３４と３６はドレイン拡散層、 ３７と３８はゲート電極、 ３９は液化絶縁膜、 ４０はＳｉＯ２膜、 ４１はＳ！０２サイドウオール を示す。 特許出願人　富　士　通　株式会社 代　　理　　人　　弁理士　　伊　　東　　忠　　彦“
０　　　　　　　　　　　　　０

Claims (1)

  1. 【特許請求の範囲】 　シリコン基板（２１）ＳＯＩ素子領域上に第１の絶縁
    膜（２３）を形成する工程と、 該第１の絶縁膜上に活性領域となるシリコン膜（２５）
    を形成する工程と、 前記第１の絶縁膜（２３）の形成されていないシリコン
    基板表面と前記シリコン膜（２５）の表面とに素子分離
    用酸化膜を選択酸化により同時に形成する工程とを具備
    することを特徴とするＳＯＩ半導体装置の製造方法。
JP63006850A 1988-01-18 1988-01-18 Ｓｏｉ半導体装置の製造方法 Expired - Fee Related JP2812388B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63006850A JP2812388B2 (ja) 1988-01-18 1988-01-18 Ｓｏｉ半導体装置の製造方法
US07/297,376 US4889829A (en) 1988-01-18 1989-01-17 Method for producing a semiconductor device having a silicon-on-insulator structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63006850A JP2812388B2 (ja) 1988-01-18 1988-01-18 Ｓｏｉ半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01183145A true JPH01183145A (ja) 1989-07-20
JP2812388B2 JP2812388B2 (ja) 1998-10-22

Family

ID=11649713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63006850A Expired - Fee Related JP2812388B2 (ja) 1988-01-18 1988-01-18 Ｓｏｉ半導体装置の製造方法

Country Status (2)

Country Link
US (1) US4889829A (ja)
JP (1) JP2812388B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521706A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7064041B2 (en) 2003-12-24 2006-06-20 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method therefor

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940984B2 (ja) * 1990-03-13 1999-08-25 沖電気工業株式会社 ＢｉＣＭＯＳ型半導体集積回路の製造方法
US5266831A (en) * 1991-11-12 1993-11-30 Motorola, Inc. Edge termination structure
US5212111A (en) * 1992-04-22 1993-05-18 Micron Technology, Inc. Local-oxidation of silicon (LOCOS) process using ceramic barrier layer
US5403759A (en) * 1992-10-02 1995-04-04 Texas Instruments Incorporated Method of making thin film transistor and a silicide local interconnect
EP0622850B1 (en) * 1993-04-30 1999-04-21 International Business Machines Corporation Process for making an electrostatic discharge protect diode for silicon-on-insulator technology
JP3778581B2 (ja) * 1993-07-05 2006-05-24 三菱電機株式会社 半導体装置およびその製造方法
EP0661735B1 (en) * 1993-12-29 2001-03-07 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Process for the manufacturing of integrated circuits, particularly of intelligent power semiconductor devices
US5522008A (en) * 1994-03-16 1996-05-28 Bernard; Costello J. Device for heating and vaporizing a vaporizable module
US5698885A (en) * 1994-03-17 1997-12-16 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
US5489792A (en) * 1994-04-07 1996-02-06 Regents Of The University Of California Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
KR0151053B1 (ko) * 1995-05-30 1998-12-01 김광호 Soi 구조를 갖는 반도체장치의 제조방법
JPH09298195A (ja) * 1996-05-08 1997-11-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5773326A (en) * 1996-09-19 1998-06-30 Motorola, Inc. Method of making an SOI integrated circuit with ESD protection
US5811857A (en) * 1996-10-22 1998-09-22 International Business Machines Corporation Silicon-on-insulator body-coupled gated diode for electrostatic discharge (ESD) and analog applications
US5952695A (en) * 1997-03-05 1999-09-14 International Business Machines Corporation Silicon-on-insulator and CMOS-on-SOI double film structures
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US5834350A (en) * 1997-06-11 1998-11-10 Advanced Micro Devices, Inc. Elevated transistor fabrication technique
US6140163A (en) * 1997-07-11 2000-10-31 Advanced Micro Devices, Inc. Method and apparatus for upper level substrate isolation integrated with bulk silicon
US6255145B1 (en) 1999-01-08 2001-07-03 International Business Machines Corporation Process for manufacturing patterned silicon-on-insulator layers with self-aligned trenches and resulting product
US6323522B1 (en) 1999-01-08 2001-11-27 International Business Machines Corporation Silicon on insulator thick oxide structure and process of manufacture
JP3523531B2 (ja) * 1999-06-18 2004-04-26 シャープ株式会社 半導体装置の製造方法
US6498372B2 (en) 2001-02-16 2002-12-24 International Business Machines Corporation Conductive coupling of electrical structures to a semiconductor device located under a buried oxide layer
JP4322453B2 (ja) * 2001-09-27 2009-09-02 株式会社東芝 半導体装置およびその製造方法
JP4176342B2 (ja) * 2001-10-29 2008-11-05 川崎マイクロエレクトロニクス株式会社 半導体装置およびそのレイアウト方法
US6531325B1 (en) * 2002-06-04 2003-03-11 Sharp Laboratories Of America, Inc. Memory transistor and method of fabricating same
US6794227B2 (en) * 2002-06-28 2004-09-21 Seh America, Inc. Method of producing an SOI wafer
RU2256980C1 (ru) * 2004-02-11 2005-07-20 Кабардино-Балкарский государственный университет Способ изготовления полупроводникового прибора
US7208815B2 (en) * 2004-05-28 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof
JP4597618B2 (ja) * 2004-09-15 2010-12-15 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
US7223640B2 (en) * 2005-03-03 2007-05-29 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7396407B2 (en) * 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US9875926B2 (en) 2015-11-29 2018-01-23 Infineon Technologies Ag Substrates with buried isolation layers and methods of formation thereof
DE102016124207B4 (de) 2016-12-13 2023-04-27 Infineon Technologies Ag Verfahren zur bildung vergrabener isolierungsgebiete
US10881178B2 (en) * 2017-02-04 2021-01-05 Drew Johnson Configurable bag

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892253A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 半導体記憶装置
JPS58176964A (ja) * 1982-04-12 1983-10-17 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
JPS5961117A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS59194422A (ja) * 1983-04-20 1984-11-05 Agency Of Ind Science & Technol 半導体層の単結晶化方法
JPS6222452A (ja) * 1985-07-22 1987-01-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62274746A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4217153A (en) * 1977-04-04 1980-08-12 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
JPS54990A (en) * 1977-06-06 1979-01-06 Hitachi Ltd Manufacture for mos type integrated circuit
US4221045A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-aligned contacts in an ion implanted VLSI circuit
US4221044A (en) * 1978-06-06 1980-09-09 Rockwell International Corporation Self-alignment of gate contacts at local or remote sites
JPS5710248A (en) * 1980-05-20 1982-01-19 Nec Corp Manufacture of semiconductor device
JPS60245211A (ja) * 1984-05-21 1985-12-05 Oki Electric Ind Co Ltd Ｓｏｉ構造の形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5892253A (ja) * 1981-11-28 1983-06-01 Mitsubishi Electric Corp 半導体記憶装置
JPS58176964A (ja) * 1982-04-12 1983-10-17 Toshiba Corp 相補型ｍｏｓ半導体装置の製造方法
JPS5961117A (ja) * 1982-09-30 1984-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS59194422A (ja) * 1983-04-20 1984-11-05 Agency Of Ind Science & Technol 半導体層の単結晶化方法
JPS6222452A (ja) * 1985-07-22 1987-01-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPS62274746A (ja) * 1986-05-23 1987-11-28 Hitachi Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521706A (ja) * 1991-07-11 1993-01-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7064041B2 (en) 2003-12-24 2006-06-20 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method therefor
US7335952B2 (en) 2003-12-24 2008-02-26 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
US4889829A (en) 1989-12-26
JP2812388B2 (ja) 1998-10-22

Similar Documents

Publication Publication Date Title
JPH01183145A (ja) Ｓｏｉ半導体装置の製造方法
US6881621B2 (en) Method of fabricating SOI substrate having an etch stop layer, and method of fabricating SOI integrated circuit using the same
JP2597022B2 (ja) 素子分離領域の形成方法
US5663588A (en) Semiconductor device having an SOI structure of mesa isolation type and manufacturing method therefor
US5882981A (en) Mesa isolation Refill Process for Silicon on Insulator Technology Using Flowage Oxides as the Refill Material
JPS61198780A (ja) 半導体装置の製造方法
KR100336779B1 (ko) 반도체 소자의 게이트 절연막 형성방법
US7312124B2 (en) Method of manufacturing a semiconductor device
JP2833323B2 (ja) 半導体装置
JP3264402B2 (ja) 半導体装置
JPH08122818A (ja) 金属配線基板および半導体装置およびそれらの製造方法
JPH04233758A (ja) 半導体装置とその製造方法
JP2937459B2 (ja) 半導体装置におけるコンタクト・ホールの形成方法
JP3198803B2 (ja) 半導体装置の製造方法
JPH0265274A (ja) 薄膜トランジスタ
JPS61278164A (ja) 双方向型薄膜半導体装置
JPH04127539A (ja) 半導体装置の製造方法
US6258722B1 (en) Method of manufacturing CMOS device
JPH1197522A (ja) 誘電体分離基板およびその製造方法
JPS6131630B2 (ja)
JPH0432763Y2 (ja)
JPH1065128A (ja) 半導体基板及びその製造方法
JPS6126237A (ja) 半導体集積回路装置
JPS58182870A (ja) 絶縁ゲ−ト型電界効果半導体装置及びその製造方法
JPS60178660A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees