JPH01184502A - フエールセーフ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パワーリレーとモータとモータを駆動する電
力制御部とにより構成される後輪転舵装置を制御する信
号制御部に関し、特に、マイクロコンピュータの暴走か
らシステムを保護するためのフェールセーフ回路に関す
るものである。

〔従来の技術〕

一般にシステムのフェールセーフを確保するに際し、色
々な構成が提案されている。マイクロコンピュータから
ウォッチドッグパルスを出力し、この周期を監視するこ
とにより外部からマイクロコンピュータにリセットをか
けたり、電源電圧を監視して低電圧になったらリセット
をかける手段は公知である。

しかし、マイクロコンピュータが何らかの影響で暴走か
ら回復されない場合もあり、これらの対策が例えば実開
昭６２−１４５３５号公報に記載されている。これは、
ウォッチドッグタイマから出力されるリセット信号を所
定個数以上カウントした時にマイクロコンピュータが異
常であると判定するものである。

〔１ｌｅｄが解決しようとする課題〕 しかしながら、従来のフェールセーフ回路においては、
ウォッチドッグタイマから出力するリセット信号のみに
よりフェールセーフ動作を行なっていたので、モータを
駆動する電力制御部、リレーコイルの故障等に対してフ
ェールセーフ動作を行なうことができず、フェールセー
フとして十分ではなかった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、いかなる場合にも対応可能なフ
ェールセーフ回路を経済的に提供することにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、Ｈブリッジ
のトランジスタでモータを正逆転することにより後輪を
転舵する４ＷＳシステムにおいて、電力制御部の異常・
マイクロコンピュータ暴走等の異常の場合に第１および
第２の異常検知回路により電力制御部の上流にあるリレ
ーの接点を開とするようにしたものである。

〔作用〕

本発明によるフェールセーフ回路においては、ウォッチ
ドッグタイマからのリセット信号によりフェールセーフ
動作を行なうと共に、リレーのコイルおよび接点並びに
ウォッチドッグルーチンにおける処理手順に異常があっ
た場合にもフェールセーフ動作を行なう。

〔実施例〕

第１図は、本発明に係わるフェールセーフ回路の一実施
例を示す回路図であり、同図に示すように、フェールセ
ーフ回路は信号制御部１の一部を構成する。

第１図において、２は電力制御部、３はモータ、Ｆｌは
ヒユーズ、Ｔ１はバッテリーのプラス端子、Ｔ２はバッ
テリーのマイナス端子、ＲＬＩはリレー、Ｑ１〜Ｑ４．
ＱＩＯ〜Ｑ１３はトランジスタ、ＩＣＩはマイクロコン
ピュータ、ＩＣ２はウォッチドッグタイマ、ＩＣ３はワ
ンショットマルチ、ＣＰＩ、ＣＦ２はコンパレータ、Ｄ
Ｉ、Ｄ２はダイオード、ＺＤｌはツヱナーダイオード、
Ｒ１〜Ｒ２１，Ｒ３０，Ｒ３１は抵抗、Ｃｌ−Ｃ４はコ
ンデンサである。第１図においては、ＣＦ２およびＣＰ
Ｉは第１および第２の異常検知回路を構成し、トランジ
スタＱ３とＱ４は保持回路を構成する。

リレーＲＬＩはノルマルオープン（Ｎ、Ｏ，）タイプで
あり、マイクロコンピュータＩＣＩのポートＰＩからｒ
ＬＪレベルの信号を出力することにより、トランジスタ
Ｑ１はオフ、トランジスタＱ２はオンとなり、電力制御
部２への給電が開始される。

抵抗Ｒ６はリレーコイルに流れる電流をセンシングする
ためのもので、ここに発生する電圧ｖ１はマイクロコン
ピュータＩＣＩのＡ／Ｄコンバータにも入力され、過電
流の場合等はその状態をマイクロコンピュータＩＣＩが
認識し、ボー）ＰＩをｒＨＪとしてトランジスタＱ２を
オフする。また、これとは別に電圧Ｖｌは抵抗Ｒ７とコ
ンデンサＣ１により積分され、この積分結果電圧ｖ３は
コンパレータＣＰＩに入力され、基準電圧ｖ２と比較さ
れる。これは、過電流が一定時間以上ｋａ続した時に外
部回路により即ちマイクロコンピュータＩＣＩによらず
にトランジスタＱ２をオフとするためのものである。ｖ
３がｖ２を越えた瞬間にコンパレータＣＰＩの出力信号
はｒＬＪレベルとなり、トランジスタＱ１のコレクタを
ｒＬＪとしてトランジスタＱ２をオフとする。また、コ
ンパレータＣＰＩの出力レベルをｒＬＪとしたことでト
ランジスタＱ３はオンとなり、これが抵抗Ｒ１４とコン
デンサＣ２で決まる時定数以上継続した時にトランジス
タＱ４がオンされる。この抵抗Ｒ１４とコンデンサＣ２
は電源投入時のコンパレータＣＰ１の誤動作防止用であ
る。トランジスタＱ４がオンとなると、トランジスタＱ
３は継続してオンとなり、トランジスタＱ３．Ｑ４のオ
ン状態が続き、保持状態となる。この場合リレーＲＬＩ
はオフされたままとなる。この状態はポートＰＯからマ
イクロコンピュータＩＣＩに入力され、マイクロコンビ
エータＩＣＩが正常であれば認識可能である。

次に、マイクロコンピュータＩＣＩが異常の場合の動作
について説明する。単発の不具合でウォッチドッグパル
スが停止すれば、ウォッチドッグタイマＩＣ２によりリ
セットパルスが発生され、マイクロコンピュータＩＣＩ
は初期状態より再スタートする。何らかの障害により再
スタートできない時または再スタートしても短時間でダ
ウンする時、マイクロコンピュータＩＣＩに対するリセ
ットパルスがワンシ＝１７トマルチＩＣ３のトリガ入力
端子に入力され、出力として抵抗Ｒ２２とコンデンサＣ
５で決定されるオンパルスが出力される。ここで、抵抗
Ｒ１Ｂの値く抵抗Ｒ１９の値の関係にありリセットが反
復される場合コンデンサＣ４の電位が上昇し、抵抗Ｒ２
０と抵抗Ｒ２１で決まる基準電圧を越えた時コンパレー
タＣＰ２はｒＬＪレベルの信号を出力する。この結果、
トランジスタＱ３オン→トランジスタＱ４オン→トラン
ジスタＱ３オンの自己保持となり、トランジスタＱ２が
オフし、リレーＲＬＩは開となる。この結果、モータ３
への給電は停止される。一定時間あたりの許容反復リセ
ット回数は抵抗Ｒ１８とコンデンサＣ４と抵抗Ｒ１９の
関係で任意に設定できる。

第２図は本発明によるセーフティリレー回路のウォッチ
ドッグルーチンにおける処理手順の異常を防止する機能
を実現する手段を示し、同図において、Ａ１は制御手段
、Ａ２は加算手段、Ａ３は判定手段であり、制御手段Ａ
１は第３図に示すウォッチドッグルーチンにおける処理
が正常であれば常にルーチン処理終了における加算手段
Ａ２の設定数値Ｃ＝１３とする。また、判定手段Ａ３は
判定ステップにおける判定を行ない判定結果を制御手段
Ａｔへ通知する。第３図は第１図に示す手段の動作を説
明するためのフローチャートであり、ウォッチドッグル
ーチンを示すものである。第３図において、まず制御手
段ＡＩの指示により加算手段Ａ２の設定数値Ｃ−１３と
しくステップ１１）、次に、判定手段Ａ３は加算手段Ａ
２の設定数値Ｃ−１３か否かを判定しくステップ１２）
、Ｃ＝１３であればウォッチドッグパルスを出力して数
値Ｃ−１としくステップ１３）、そうでない場合はポー
トＰ３（第１図参照）上のレベルをｒＬＪとする。この
ウォッチドッグルーチンに入った当初は当然Ｃ＝１３で
あるので、ステップ１４へ移行することはない。すなわ
ち、ステップ１２における判定が問題になるのは、この
ルーチンでの処理を１回終了した後のことである。

次にステップ１５で成る判断Ａを行ないＹＥＳ、ＮＯを
決める。ＹＥＳの場合はステップ１６゜１７へ移行し、
ＮＯの場合はステップ１８．１９へ移行する。第４図か
ら分かるように、ＹＥＳの場合の処理においても又Ｎｏ
の場合の処理において数値Ｃ＝１３となる。すなわち、
正常動作であれば常にＣ−１３となり、ウォッチドッグ
パルスが常に出力される。

しかし、正常な経路を経た処理を行なわない場合、例え
ばステップ１６からステップ１８へ移行した場合はＣ−
１２となる。この場合、ステップ１２からステップ１４
へ移行し、ポートＰ３上のレベルをｒＬＪとし、リレー
ＲＬＩを「開」とする。

このように、ソフトウェアが作成者の予想する経路以外
の経路を経由した時に、制御手段Ａ１は、ウオッチドツ
クパルスの出力を停止させマイクロコンビニーりにリセ
ットをかけると共にポートＰ３の出力レベルをｒＬＪに
することにより、トランジスタＱ３オン→Ｑ４オン→Ｑ
３オンの自己保持を行ない、トランジスタＱ２をオフし
、リレーＲＬＩを「開」とする。従来の回路においては
、プログラムがウォッチドッグパルスの出力指示のステ
ップを通過すれば、ウォッチドッグパルス出力を行なっ
ていた。従って、従来の回路においては、例えば高速走
行中、ソフトウェアの異常により舵角比を逆位相側に設
定するよう指示し続けたとしでも、ウォッチドッグパル
スの出力指示のステップを通過する限り、マイクロコン
ピュータは正常とみなされていた。本回路においては、
上述したように、プログラムの作成者の予想に反した制
御を未然に防ぐことができる。

次に、ポートＰｌに障害が発生した場合について説明す
る。マイクロコンピュータＩＣＩのロジックが正常で、
端子ＡＮＯにて電圧ｖ１の上昇による過電流を検出して
ポートＰＩをｒＨＪレベルとし、トランジスタＱ２をオ
フとして、リレーＲＬ１を開にしようとするが、ボー）
ＰＩがラフチアツブその他の障害によりｒＨＪレベルを
出力できない時、またはトランジスタＱ１がオフのまま
でリレーコイルへの通電をオフできない時は、通電状態
監視に使用しているボー）ＰＯを出力端子に設定し直し
てボー）ＰＯのレベルをｒＬＪとすることでトランジス
タＱ２はオフとなる。

なお、マイクロコンピュータｔＣｔの端子ＡＮ１はリレ
ーＲＬＩの接点固着有無に対するチェック用の入力であ
る。

上述したように、本回路の特徴は、マイクロコンピュー
タＩＣＩが正常である場合はマイクロコンピュータＩＣ
Ｉの自由にリレーＲＬＩを制御でき、マイクロコンピュ
ータＩＣＩに障害発生の場合は外付は回路にてリレーＲ
ＬＩをオフして保持できることにある。また、ポート障
害の場合は代替ポートからリレーＲＬＩをオフする。さ
らに、リレーＲＬＩのコイル上流接地の場合はヒユーズ
Ｆｌが速断し、コイルへの通電は停止され、リレーＲＬ
Ｉの接点は開となる。

次に本回路の自己チェックについて第４図を用いて説明
する。まず、ポートＰＩの出力信号レベルを「Ｈ」とし
てトランジスタＱ２をオフとしくステップ１１）、端子
ＡＮＯのレベルがＯｖに近いか否かを判断する（ステッ
プ１２）、ＯＶに近くなければトランジスタＱ２が短絡
していると判断しくステップ１３）、ＯＶに近ければ異
常無しと判断してステップ１４へ移行する。ステップ１
４では端子ＡＮＩのレベルがＯｖに近いか否かを判断し
、０■に近くなければリレーＲＬＩの接点固着又はコイ
ル下流接地と判断しくステップ１５）、Ｏｖに近ければ
異常無しと判断してステップ１６へ移行する。

ステップ１６で、今度はポートＰ１をｒＬＪレベルとし
てトランジスタＱ２をオンし、端子ＡＮＯが一定電圧を
越えているか一定電圧以下かを判断しくステップ１７）
、一定電圧を越えている場合はリレーＲＬＩのコイルが
短絡していると判断しくステップ１８）、一定電圧以下
であれば異常無しと判断してステップ１９へ移行する。

ステップ１９で端子ＡＮＯのレベルがＯｖに近いか否か
を判断し、Ｏｖに近ければリレーＲＬＩのコイルが開放
になっていると判断しくステップ２０）、一定電圧以上
であれば異常無しと判断してステップ２１へ移行する。

ステップ２１で端子ＡＮＩのレベルが一定電圧以上か否
かを判断し、Ｏｖに近いレベルであればリレーＲＬＩの
接点不良と判断しくステップ２２）、一定電圧以上であ
ればステップ２３の通常作動へ移行する。なお、この自
己チェックは運転開始時に行なっても良く、また所定時
間毎に行なっても良い。

第５図は本発明の第２の実施例を示す回路図であり、電
流センサ２ａをリレーＲＬＩと電力制御部２の間に挿入
することにより、サーキットブレーカの役になり、過電
流から電力制御部を保護することも可能である。第３図
において、ＣＦ２はコンパレータ、Ｒ３２〜Ｒ３５は抵
抗、Ｃ５はコンデンサであり、同図において第１図と同
一部分又は相当部分には同一符号が付しである。電流セ
ンサ２ａの出力信号の処理は、トランジスタＱ２のエミ
ッタ電圧ｖ１に対する端子ＡＮＯおよびコンパレータＣ
ＰＩにおける処理と同様の処理である。すなわち、マイ
クロコンピュータＩＣＩに異常が無ければ電流センサか
らの出力信号はＡ／Ｄコンバータの端子ＡＮ２に入力さ
れ、リレーＲＬ１の接点は開となる。マイクロコンピュ
ータＩＣ１が異常の場合はコンパレータＣＰ３が動作し
てリレーＲＬＩの接点を開とする。

〔発明の効果〕

以上説明したように本発明は、リセット信号によるフェ
ールセーフ動作並びにリレーのコイルおよび接点が異常
の場合のフェールセーフ動作をマイクロコンピュータと
第１および第２の異常検知回路とで行なうことにより、
マイクロコンピュータが異常の場合にも、上記第１およ
び第２の異常検知回路により、リレーが異常の場合を含
めたフェールセーフ動作を行なうことができるので、マ
イクロコンピュータの暴走による後輪転舵装置の異常動
作を完全に防止できる効果がある。

またマイクロコンピュータ内に制御手段と加算手段と判
定手段とを設けたことにより、ウォッチドッグルーチン
における処理手順の異常を検知でき、プログラムの作成
者の予想に反した制御を未然に防止できる効果がある。

【図面の簡単な説明】

第１図は本発明に係わるフェールセーフ回路の一実施例
を示す回路図、第２図は本発明に係わるフェールセーフ
回路のウォッチドッグルーチンにおける処理手順の異常
を防止する機能を実現する手段を示す機能系統図、第３
図は第２図に示す系統の動作を説明するためのフローチ
ャート、第４図はリレー等の自己チェック動作を説明す
るためのフローチャート、第５図は本発明の第２の実施
例を示す回路図である。 １・・・信号制御部、２・・・電力制御部、３・・・モ
ータ、Ｆｌ・・・ヒユーズ、Ｔ１．Ｔ２・・・端子、Ｒ
ＬＩ・・・リレー、Ｑ１〜Ｑ４．ＱＩＯ−Ｃ１３・・・
トランジスタ、ｌＣ１・・・マイクロコンピュータ、Ｉ
Ｃ２・・・ウォッチドッグタイマ、ＩＣ３・・・ワンシ
ョットマルチ、ＣＰＩ、ＣＦ２・・・コンパレータ、Ｄ
ｌ、Ｄ２・・・ダイオード、ＺＤＩ・・・ツェナーダイ
オード、Ｒ１−Ｒ２，１，Ｒ３０，Ｒ３１・・・抵抗、
Ｃｌ−Ｃ４・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. パワーリレーとモータとモータを駆動する電力制御部と
   から成る後輪転舵装置を制御する信号制御部のフェール
   セーフ回路において、ウォッチドッグタイマからのリセ
   ット信号を入力すると共に異常の有無を示す所定信号を
   入力し前記リセット信号によりリレーを開にすると共に
   前記所定信号が異常を示す場合は前記リレーの接点を開
   とするマイクロコンピュータと、所定数の前記リセット
   信号により第１の異常信号を出力する第１の異常検知回
   路と、前記所定信号により第２の異常信号を出力する第
   ２の異常検知回路と、第１および第２の異常検知回路か
   らの出力レベルを保持する保持回路とを備え、前記マイ
   クロコンピュータは、運転開始時又は所定時間毎に自己
   チェックを行なうと共にポート障害が発生した場合に代
   替ポートにより前記リレーの接点を開とし、ウォッチド
   ッグルーチンにおける処理手順が異常な場合に前記リレ
   ーの接点を開とする制御手段と加算手段と判定手段とを
   有することを特徴とするフェールセーフ回路。