JPH01184836A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01184836A JPH01184836A JP63005519A JP551988A JPH01184836A JP H01184836 A JPH01184836 A JP H01184836A JP 63005519 A JP63005519 A JP 63005519A JP 551988 A JP551988 A JP 551988A JP H01184836 A JPH01184836 A JP H01184836A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- thickness
- semiconductor device
- strength
- wall portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
廉果上座ガ月分！
本発明は、半導体装置、１特に、ホール素子等の半導体
素子をリードフレームに取り付けた半導体装置に関する
。
素子をリードフレームに取り付けた半導体装置に関する
。
従来の 術と解決課題
近年、半導体装置の小形化、薄形化の要求が強い。例え
ば、ホール素子ではそれが組み込まれるモータの小形化
、薄形化の要請に対応するため、半導体装置自体の小形
化、薄形化が要求されている。
ば、ホール素子ではそれが組み込まれるモータの小形化
、薄形化の要請に対応するため、半導体装置自体の小形
化、薄形化が要求されている。
従来、ホール素子は所定形状を有するリードフレーム上
に載置され、リードフレームとはワイヤボンディングに
て接続されていた。そこで、装置全体の薄形化を達成す
る一つの手段としてリードフレームを薄形化することが
考えられる。装置全体の厚さを要求されている０、５ｍ
ｍ以下とするためには、リードフレームの厚さを０．１
ｍｍ以下とすることが望ましい。しかしながら、リード
フレームの厚さを全体として０．１ｍｍ以下にすると剛
性９強度が低下し、モールド樹脂の外へ引き出される端
子部分の強度が不足し、取り扱いが困難になるという問
題点を有している。
に載置され、リードフレームとはワイヤボンディングに
て接続されていた。そこで、装置全体の薄形化を達成す
る一つの手段としてリードフレームを薄形化することが
考えられる。装置全体の厚さを要求されている０、５ｍ
ｍ以下とするためには、リードフレームの厚さを０．１
ｍｍ以下とすることが望ましい。しかしながら、リード
フレームの厚さを全体として０．１ｍｍ以下にすると剛
性９強度が低下し、モールド樹脂の外へ引き出される端
子部分の強度が不足し、取り扱いが困難になるという問
題点を有している。
そこで、本発明は、ホール素子等の半導体装置において
、リードフレームの強度を損なうことなく、装置全体と
しての薄形化を達成することを課題とする。
、リードフレームの強度を損なうことなく、装置全体と
しての薄形化を達成することを課題とする。
課題を解決するための手段と作用
以上の課題を解決するため、本発明に係る半導体装置は
、リードフレームの一部表面に薄肉部を設け、この薄肉
部に半導体素子を載置０たことを特徴とする。
、リードフレームの一部表面に薄肉部を設け、この薄肉
部に半導体素子を載置０たことを特徴とする。
即ち、半導体素子がリードフレームの部分的な薄肉部に
載置されることにより、装置全体としての厚さが薄くな
る。そして、半導体素子の周囲は樹脂でモールドきれ、
リードフレームの薄肉部分の強度不足が補われる。一方
、モールド樹脂から引き出された部分は従来と同様の厚
さを有し、強度不足を来すおそれはない。
載置されることにより、装置全体としての厚さが薄くな
る。そして、半導体素子の周囲は樹脂でモールドきれ、
リードフレームの薄肉部分の強度不足が補われる。一方
、モールド樹脂から引き出された部分は従来と同様の厚
さを有し、強度不足を来すおそれはない。
実施例
以下、本発明に係る半導体装置の一実施例を添付図面に
従って説明する。
従って説明する。
この実施例はホール素子に適用したものであり、第１図
中、ホール素子チップ１はリードフレーム５の薄肉部５
ａ上に載置され、金製のワイヤ４にて各リードフレーム
５，６，７．８と電気的に接続されている。
中、ホール素子チップ１はリードフレーム５の薄肉部５
ａ上に載置され、金製のワイヤ４にて各リードフレーム
５，６，７．８と電気的に接続されている。
リードフレーム５，６，７．８は、りん青銅からなり、
第２図に示す平面形状に形成され、その一つのリードフ
レーム５は周囲にリブ状の突起５ｂを残して段差を有す
る薄肉部５ａとされている。
第２図に示す平面形状に形成され、その一つのリードフ
レーム５は周囲にリブ状の突起５ｂを残して段差を有す
る薄肉部５ａとされている。
リードフレーム５，６，７．８の加工は上下面よりエツ
チングを施して行なった。詳しくは、第４Ａ図に示す様
に、リードフレーム材１０の上下面にフレームの形状と
して残すべき箇所に耐エツチングマスク１１を設け、厚
さ０．１ｍｍのリードフレーム材１０に対して上下面を
約０．０５ｍｍの深さにエツチングを行なった。これに
て第４Ｂ図に示す様に、マスク１１の設けられていない
部分が溶かし出されてリードフレーム５，６，７．８の
外形が形成され、前記薄肉部５ａは上面のみが溶かし出
されて０、０５ｍｍの厚さに形成されることとなる。
チングを施して行なった。詳しくは、第４Ａ図に示す様
に、リードフレーム材１０の上下面にフレームの形状と
して残すべき箇所に耐エツチングマスク１１を設け、厚
さ０．１ｍｍのリードフレーム材１０に対して上下面を
約０．０５ｍｍの深さにエツチングを行なった。これに
て第４Ｂ図に示す様に、マスク１１の設けられていない
部分が溶かし出されてリードフレーム５，６，７．８の
外形が形成され、前記薄肉部５ａは上面のみが溶かし出
されて０、０５ｍｍの厚さに形成されることとなる。
以上の如く形成されたリードフレーム５の薄肉部５ａ上
に前記ホール素子チップ１を載置し、ワイヤボンディン
グを行なった後、チップ１の周囲を樹脂２０にてモール
ドし、ホール素子として完成される。
に前記ホール素子チップ１を載置し、ワイヤボンディン
グを行なった後、チップ１の周囲を樹脂２０にてモール
ドし、ホール素子として完成される。
厚さに関して、−例として記述すると、リードフレーム
５，６，７．８の厚さＤａは０．１ｍｍ、薄肉部５ａの
厚さＤｂは０．０５ｍｍ、 リードフレーム５の底面
からチップ１の上面までの厚さＤＣは０．２５ｍｍ、ワ
イヤの高さＤｄは０．０５ｍｍ、チップ１の上面からモ
ールド樹脂２０の上面までの厚さＤｅは０．１ｍｍ、モ
ールド樹脂２０の下面からリードフレーム５の下面まで
の厚さＤｆは０．０５ｍｍ、モールド樹脂２０の全体厚
さＤｈは０．４ｍｍである。
５，６，７．８の厚さＤａは０．１ｍｍ、薄肉部５ａの
厚さＤｂは０．０５ｍｍ、 リードフレーム５の底面
からチップ１の上面までの厚さＤＣは０．２５ｍｍ、ワ
イヤの高さＤｄは０．０５ｍｍ、チップ１の上面からモ
ールド樹脂２０の上面までの厚さＤｅは０．１ｍｍ、モ
ールド樹脂２０の下面からリードフレーム５の下面まで
の厚さＤｆは０．０５ｍｍ、モールド樹脂２０の全体厚
さＤｈは０．４ｍｍである。
以上の構成において、チップ１は薄肉部５ａ上に載置き
れることから装置全体としての厚さが薄くなる。そして
、薄肉部５ａの強度は突起５ｂによって補強されている
が、同時に、樹脂２０でモールドすることで十分なもの
とされている。一方、モールド樹脂２０から露出した端
子部分は０．１ｍｍの厚さを有し、剛性９強度の点で問
題はない。
れることから装置全体としての厚さが薄くなる。そして
、薄肉部５ａの強度は突起５ｂによって補強されている
が、同時に、樹脂２０でモールドすることで十分なもの
とされている。一方、モールド樹脂２０から露出した端
子部分は０．１ｍｍの厚さを有し、剛性９強度の点で問
題はない。
なお、本発明に係る半導体装置は以上の実施例に限定さ
れるものではなく、その要旨の範囲内で種々に変形する
ことができる。
れるものではなく、その要旨の範囲内で種々に変形する
ことができる。
例えば、チップ１を載置する薄肉部５ａの強度に問題が
なければ、突起５ｂは必ずしも必要ではなく、載置部分
を全体的にフラットな薄肉部としても良い。また、リー
ドフレームの加工はエツチングの他にプレス加工等にて
行なうことも可能である。
なければ、突起５ｂは必ずしも必要ではなく、載置部分
を全体的にフラットな薄肉部としても良い。また、リー
ドフレームの加工はエツチングの他にプレス加工等にて
行なうことも可能である。
発明の効果
以上の説明で明らかな様に、本発明によれば、リードフ
レームの一部表面に設けた薄肉部に半導体素子を載置し
、該素子とリードフレームとを電気的に接続した後、該
素子を樹脂でモールドしたため、装置全体の厚さが小さ
くなり、小形化、薄形化の要求を満足させると同時に、
端子部分の強度も何ら損なうことがない。
レームの一部表面に設けた薄肉部に半導体素子を載置し
、該素子とリードフレームとを電気的に接続した後、該
素子を樹脂でモールドしたため、装置全体の厚さが小さ
くなり、小形化、薄形化の要求を満足させると同時に、
端子部分の強度も何ら損なうことがない。
図面は本発明に係る半導体装置の一実施例を示し、第１
図は装置の垂直断面図、第２図はリードフレームの平面
図、第３図は第２図のＡ−Ａ断面図、第４Ａ図、第４Ｂ
図はリードフレームの加工工程を示す断面図である。 １・・・ホール素子チップ、４・・・ワイヤ、５，６゜
７．８・・・リードフレーム、５ａ・・・？１ｊ肉部、
２０・・・モールド樹脂。
図は装置の垂直断面図、第２図はリードフレームの平面
図、第３図は第２図のＡ−Ａ断面図、第４Ａ図、第４Ｂ
図はリードフレームの加工工程を示す断面図である。 １・・・ホール素子チップ、４・・・ワイヤ、５，６゜
７．８・・・リードフレーム、５ａ・・・？１ｊ肉部、
２０・・・モールド樹脂。
Claims (1)
- （１）所定形状を有するリードフレーム上に半導体素子
を載置し、半導体素子とリードフレームとを電気的に接
続した後、半導体素子を樹脂でモールドした半導体装置
において、 前記リードフレームの一部表面に薄肉部を設け、この薄
肉部に前記半導体素子を載置したこと、を特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005519A JPH01184836A (ja) | 1988-01-13 | 1988-01-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005519A JPH01184836A (ja) | 1988-01-13 | 1988-01-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184836A true JPH01184836A (ja) | 1989-07-24 |
Family
ID=11613437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005519A Pending JPH01184836A (ja) | 1988-01-13 | 1988-01-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184836A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170584A (ja) * | 1988-12-23 | 1990-07-02 | Asahi Chem Ind Co Ltd | 磁電変換素子およびその製造方法 |
| JPH0629149U (ja) * | 1991-10-15 | 1994-04-15 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
-
1988
- 1988-01-13 JP JP63005519A patent/JPH01184836A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02170584A (ja) * | 1988-12-23 | 1990-07-02 | Asahi Chem Ind Co Ltd | 磁電変換素子およびその製造方法 |
| JPH0629149U (ja) * | 1991-10-15 | 1994-04-15 | 新電元工業株式会社 | 樹脂封止型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942794A (en) | Plastic encapsulated semiconductor device and method of manufacturing the same | |
| US7279781B2 (en) | Two-stage transfer molding device to encapsulate MMC module | |
| US7112875B1 (en) | Secure digital memory card using land grid array structure | |
| JP2560895B2 (ja) | Ｉｃカードの製造方法およびｉｃカード | |
| KR100400366B1 (ko) | 바이오메트릭 센서 및 그 제조 방법 | |
| JP3838572B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS59227143A (ja) | 集積回路パツケ−ジ | |
| JP3838571B2 (ja) | 固体撮像装置の製造方法 | |
| JP2866572B2 (ja) | 半導体製造方法 | |
| US11037866B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH01184836A (ja) | 半導体装置 | |
| EP4485525A1 (en) | Qfn packaged semiconductor device and method of making thereof | |
| JP2685582B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| US20040178483A1 (en) | Method of packaging a quad flat no-lead semiconductor and a quad flat no-lead semiconductor | |
| JPH06151520A (ja) | 半導体装置 | |
| JPH03177055A (ja) | 半導体素子搭載用基体 | |
| US5343615A (en) | Semiconductor device and a process for making same having improved leads | |
| US6312975B1 (en) | Semiconductor package and method of manufacturing the same | |
| JP2003188332A (ja) | 半導体装置およびその製造方法 | |
| JPH0783081B2 (ja) | 半導体装置に用いるリードフレームの製造方法 | |
| JP2661152B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63237422A (ja) | レジンモ−ルド半導体の製造方法 | |
| JP2707659B2 (ja) | 樹脂封止型半導体装置 | |
| US7556986B1 (en) | Tape supported memory card leadframe structure |