JPH01185053A - シンボル間妨害及び雑音排除用装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はＬ個の連続する多数のデータシンボルに対応す
るメモリスパンＬＴを有する伝送チャネルによってシン
ボルレート１／Ｔで伝送されたデータ信号中に導入され
るシンボッ１間妨害及び雑音を排除するための装置であ
って、該装置が：伝送データ信号の遅延形態の信号を形
成すると共に該データ信号中の雑音を抑圧するための受
信フィルタと； 伝送データ信号に応答して予備のシンボル判定を行うた
めの第１判定回路と； 最終シンボル判定を行うための第２判定回路と；連続す
る多数の予備のシンボル判定に応答して先行のシンボル
間妨害に対する第１補償信号を形成するためのフィード
フォワード段と、連続する多数の最終シンボル判定に応
答して後行のシンボル間妨害に対する第２補償信号を形
成するためのフィードバック段とを具える補償手段と；
前記伝送デ７タ信号を遅延し、かつろ波した信号と前記
第１及び第２補償信号の和信号とから第２判定回路用の
人力信号を形成するための結合回路； とを具えているシンボル間妨害及び雑音排除用装置に関
するものである。

斯種の装置は［アイ・イー・イー・イー・ジャーナル」
（ＩＢＢＥ　Ｊｏｕｒｎａｌ、　Ｖｏｌ、　５ＡＣ−２
，Ｎｏ、５１９８４年９月）の第７６５〜７７７頁にイ
ー・ビグリーリ（Ｅ。

Ｂｉｇｌ　１ｅｒｉ）外１名により発表された論文「音
声帯域データ伝送用非線形シンボルレートの適性除去」
における特に第７図及びそれに関連する部分の説明個所
から既知である。この論文にはデータ信号中の線形及び
非線形のシンボル間妨害並びに雑音の双方を排除する装
置の幾つかの実現の仕方について記載されている。この
論文の第７図に示されている実現方法は非線形キャンセ
ラーに関するものであり、このキャンセラーでは、所謂
整合フィルタ　（このフィルタのインパルス応答は伝送
チャネルのインパルス応答とは時間的に反転する）形態
の受信フィルタを用いることにより雑音を抑圧し、また
シンボル間妨害の複製物を合成して、この複製物を整合
フィルタの出力信号から差引くことによってシンボル間
妨害を相殺させるようにする。斯かる論文から明らかな
ように、フィードフォワード段並びにフィードバック段
のメモリスパンは、最適な伝送品質を達成するために伝
送チャネルのメモリスパンに等しくする必要がある。

このような結論は「ベル　システム　テクニカル　ジャ
ーナル」（Ｂｅｌｌ　Ｓｙｓｔｅｍ　Ｔｅｃｈｎｉｃａ
ｌ　Ｊｏｕｒｎａｌ　Ｊ（Ｖｏｌ、５Ｑ　　Ｎα肌　１
９８１年１１月）の第２０２３〜２０３８頁にエム・ニ
ス・ミュラー（Ｍ、　Ｓ８Ｍｕｅｌｌｅｒ）及びジェー
・ソルツ（Ｊ、５ａｌｚ）により発表された論文「デー
タ援用等化に関する統一理論」でも同じであり、この論
文にはシンボル間妨害及び雑音を同時に排除するための
技法に対して理論的に考察されている。この論文では発
生するシンボル間妨害を線形なものとみなし、かつ補償
手段に供給されるシンボル判定値を誤りのないものと仮
定し、平均２乗誤りを最小にするための判定基準に従っ
てシンボル間妨害及び雑音排除用装置の最適化を図って
いる。ミュラー及びソルッの両人も同様に、伝送品質の
退化はフィードフォワード段又はフィードバック段のメ
モリスパンを伝送チャネルのメモリスパンよりも小さく
選択する場合には起こらないと結論付けている。しかし
実際上補償手段に供給されるシンボル判定には誤りがな
くはない。これらの誤ったシンボル判定が最終的なシン
ボル判定に及ぼす影響（誤り伝搬と称される現象）によ
って伝送品質の退化をまねていてる。このことは「アイ
・イー・イー・イー・トランザクションズ　オンコミュ
ニケーションズＪ　（ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏ
ｎｓｏｎ　Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ、　Ｖｏｌ、
　Ｃ０Ｍ−３３，Ｎｏ、　５．　１９８５年５月）の第
４２５〜４３２頁にケイ・ウニソロウスキー（に、ｌ！
ｌｅｓｏｌｏｗｓｋｉ）により発表された論文「データ
伝送におけるシンボル間妨害のアダプティブキャンセラ
ーのパーホーマンス及びコンバージェンスに関して」か
ら明らかである。この論文には、ここで考えた装置に対
する最終シンボル判定における誤り率の測定値が報告し
てあり、これらの測定値は種々の伝送チャネルに対して
得たものであり、補償手段の各メモリスパンは常に伝送
チャネルのメモリスパンに等しくするように選択してい
る。

ウニソロウスキー及びビグリーり外１名による前記両輪
文では誤り伝搬に関しての有害な影響が認められると云
うにも拘わらずこれら両輪文には斯かる問題点の解決策
については何等開示されていない。

本発明の目的は上述したような誤り伝搬を著しく低減さ
せると共にその低減化を簡単に実現し得るように適切に
構成配置した冒頭にて述べた種類のシンボル間妨害及び
雑音除去装置を提供することにある。

本発明による装置は、前記補償手段のフィードフォワー
ド段が伝送チャネルのメモリスパンＬＴよりも小さいＭ
個の多数の予備シンボル判定に対応するメモリスパンＭ
Ｔを有し；かつ前記受信フィルタと補償手段との組合せ
を、第２判定回路の人力信号と最終シンボル判定との差
を表す誤差信号の予定した関数を最小とすべく配置した
ことを特徴とする。

誤り伝搬の意図した低減はフィードフォワード段のメモ
リスパンＭ丁を従来のメモリスパンの値ＭＴ＝ＬＴ　（
ここにＬＴは伝送チャネルのメモリスパンである）に対
して減少させることに起因する。その理由は、この際誤
った予備のシンボル判定は最終シンボル判定に短期間し
か影響を及ぼさないからである。ミュラー及びソルツに
よる論文により提案された誤り伝搬の減少は、この際受
信フィルタはフィードフォワード段のスパン外部のシン
ボル間妨害をも抑圧する必要があるから、最適な信号対
雑音比の劣化をまねくのに十分であるが、伝送品質に及
ぼすこの劣化の影響は誤り伝搬を減少させることによっ
て大部分、又はほぼ完全なまでに相殺される。このよう
なことはメモリスパンＭＴを著しく低減させる場合、大
抵の場合にはＭ＝２又はＭ＝１の値としても成立するこ
とを実験により確かめた。従ってフィードフォワード段
のメモリスパンＭＴの選択には大きな自由度が得られる
。提案した手段によれば、装置全体の入力端と出力端と
の間の全遅延時間も最小値ＭＴにまで短縮することがで
きるが、従来の装置ではＬＴ以下の小さな値とすること
はできない。

本発明による装置は、補償手段のフィードバック段のメ
モリスパンＮＴを伝送チャネルのメモリスパンＬＴより
も小さくするように選択することによってさらに簡単に
実現することができる。ミューラ及びソルツによる論文
によれば、受信フィルタがフィードバック段のスパン外
部のシンボル間妨害も抑圧する必要があるから、斯かる
フィトバック段のメモリスパンの低減は最適な信号対雑
音比の劣化をまねくことにもなる。伝送品質に及ぼす斯
様な悪影響はフィードバック段に供給される誤った最終
シンボル判定の影響を減らすことによって相殺されるが
、その割合はフィードフォワード段の場合におけるより
も遥かに低い。その理由は、これらの最終シンボル判定
の品質は予備のシンボル判定よりも優れているからであ
る。装置の伝送品質をその最適レベルで実質的には影響
を受けなくするために、フィードバック段のメモリスパ
ンＮＴはフィードフォワード段のメモリスパンＭＴより
も小さくすることができる。

前記両メモリスパンの減少により、補償手段を実現する
のにテーブルルックアップメモリを使用するのが好都合
となる。その理由は、これらのメモリの大きさは補償手
段の各メモリスパンで指数関数的に減少するからである
。テーブルルックアップメモリを使用することの他の利
点は、これらメモリに固有の能力によって非線形シンボ
ル間妨害も同様に補償し得ることにある。

本発明によれば、受信フィルタと補償手段とのアンサン
プルを（前記ミューラ及びソルツによる論文に記載され
ているように）非適合的に実現する場合、及び適合的に
実現する場合（この場合には本来既知の適合アルゴリズ
ムを用いることができる）のいずれの場合にも本来既知
の技法を用いて受信フィルタと補償手段とのアンサンプ
ルの最適化を図ることができると云う利点がある。

概して、第１判定回路は最終シンボル判定をするのに従
来用いられているいずれもの手法で配置することができ
る。予備のシンボル判定の品質は斯かる第１判定回路を
本発明による装置のように実現し、かつそれにより発生
される最終シンボル判定を本発明による本来の装置での
予備判定として用いることにより改善することができる
。このような例は本発明による本来の装置の受信フィル
タを第１判定回路の受信フィルタとしても用いることに
よって単純化することができる。この場合に、各シンボ
ル間隔Ｔの期間中に予備シンボル判定を得るのにフィー
ドフォワード段、フィードバック段、結合回路及び第２
判定回路を用い、ついでこれらを斯くして得た予備のシ
ンボル判定に応答して最終シンボル判定を得るのに用い
るようにすればさらに簡単とすることができる。

以下図面につき本発明を説明する。

第１図はシンボル間妨害（符号量干渉）及び雑音を排除
するための本発明による装置の概念的な例を示す。この
装置の構成はビグプーリ外１名著による前記論文の第７
図のものに対応する。この種の装置は受信フィルタＲＦ
を具えており、このフィルタの入力端は、データ信号ａ
ｋをシンボル間隔）１／Ｔで伝送するためのインパルス
応答ｆ（１）を有する伝送チャネル（図示せず）の出力
端に接続する。このデータ信号の伝送中にガウス雑音ｎ
　（ｔ）が付加的に導入されるため、受信フィルタＲＦ
の入力信号はつぎのように表すことができる。即ち メモリスパンがＬＴの伝送チャネルでは、任意瞬時ｔに
おける信号ｒ　（ｔ）は斯かる加算式のＬ個連続する項
によって完全に求められる。この信号ｒ　（ｔ）から受
信フィルタＲＦはその信号をろ波した信号ｙ　（ｔ）を
発生し、このフィルタにて雑音もできるだけ抑圧され、
ついで斯かる信号ｙ（ｔ）をサンプル兼ホールド回路Ｓ
Ｈに供給して、シンボルレート１／Ｔにてｙ（ｔ）をサ
ンプルしたサンプル信号’ｌ　ｋ＝　（ｋＴ）を得る。

なお、受信フィルタＲＦは信号遅延ＭＴをまねき、その
大きさは、この受信フィルタの入力端に同じように接続
した第１判定回路ＩＤによって受信信号ｒ　（ｔ）に応
答してＭ個の多数の予備のシンボル判定レー、。１・・
・ｉを下すのに十分な大きさとする。第１図の装置は、
最終シンボル判定ａｋ−Ｘを下すための第２判定回路Ｆ
Ｄ及び補償手段も具えており、この補償手段はＭ個連続
する多数の予備シンボル判定ｉ、、、。

し−８゜、に応答して先行シンボル間妨害に対する第１
補償信号を形成するフィードフォワード段ＦＦＳと、Ｎ
個連続する多数の最終シンボルａｋ−１１−１・・・ａ
ｋ−Ｍ−Ｈに応答して後行シンボル間妨害に対する第２
補償信号を形成するフィードバック段ＦＢＳと、伝送デ
ータ信号ｒ　（ｔ）を遅延し、ろ波し、かつサンプルし
た信号ｙｋと第１及び第２補償信号を加算したものとか
ら第２判定回路ＦＤ用の入力信号π、−〇を形成す結合
回路ＡＤとを具えている。

このような装置にて、例えば第２判定回路ＦＤの入力信
号と最終シンボル判定との差τに−Ｘ−ａｋ−Ｍの平均
２乗値εの最小化に基づいて、本来・既知の方法により
受信フィルタＲＦ、フィードフォワード段ＦＦＳ及びフ
ィードバック段ＦＢＳのアンサンプルを最適化して前記
ミ二−ラ及びソルツによる論文のものと比較して明らか
なように、本発明によればＦＦＳのメモリスパンＭＴ並
びにＦＢＳのメモリスパンＮＴを伝送チャネルのメモリ
スパンＬ′ｒよりも小さく選択することができ、このよ
うにするも伝送品質には左程影響を及ぼさない。特に、
実際に用いられ、しかも例えばＬ＝１０〜１５とする多
くの伝送チャネルの場合に、例えばＭ＝２及びＮ＝４と
次元化（ｄｉｍｅｎｓｉｏｎｉｎｇ）することにより、
Ｍ＝Ｎ＝Ｌで達成し得る伝送品質に殆ど劣らない伝送品
質が達成され、後者のＭ＝Ｎ＝Ｌとする場合には受信フ
ィルタＲＦは単に整合フィルタとして機能するに過ぎな
い。本発明により次元化すると、受信フィルタは上述し
た信号遅延兼雑音抑圧器の機能以外に、フィードフォワ
ード段とフィードバック段の共通スパン外部のシンボル
間妨害のキャンセラとしての機能も有する。

けれども、このような追加タスクにより、実際に行われ
る雑音の抑圧が成る程度劣化することになるも、このよ
うな劣化は、フィードフォワード段ＦＦＳのメモリスパ
ンＭＴの減少により、誤った予備のシンボル判定が最終
のシンボル判定に影響を及ぼす期間が短くなり、伝搬さ
れる誤差が減少することになるので大部分又は完全なま
でに相殺される。このような減少誤差伝搬と退化雑音抑
制との間のトレードオフは、フィードバック段ＦＢＳの
メモリスパンＮＴを減少させる場合にも同じようにあり
得るが、この場合のトレードオフは、供給される最終シ
ンボル判定の品質がフィードフォワード段ＦＦＳに供給
される先のシンボル判定の品質よりも優れているので左
程有効ではない。

フィードフォワード段ＦＦＳ及びフィードバック段ＦＢ
ＳのメモリスパンＭＴ及びＮＴを上述したように減少さ
せると、それら各段の実現が簡単となる。さらに、装置
の全体的な信号遅延時間を最小値ＭＴにまで短縮させる
ことができる。

一般に、第１判定回路ＩＤは最終のシンボル判定を下す
のに通常用いられるいずれもの方法で構成することがで
きる。斯種の判定回、路は、前記ウニソロウスキーによ
る論文に記載されているような所謂判定フィードバック
等花器（ＤＦＥ）で構成するのが好適である。

第２図のブロック線図は本発明の一例を示し、この例で
はフィードフォワード段ＦＦＳ及びフィードバック段Ｆ
ＢＳをテーブルルックアップメモリによって実現する。

さらに、これら２つの段ＦＦＳ及びＦＢＳはそれぞれシ
フトレジスタ５ＲＦＦ及び５ＲＦＢを具えており、これ
らのシフトレジスタをシンボルレート１／Ｔでクロック
させ、またこれらのレジスタにはそれぞれ予備及び最終
のシンボル判定結果を供給する。シフトレジスタＳＲ，
。

及び５ＲＰＢの各エレメントは、この例の場合にはラン
ダムアクセスンモリ　（ＲＡＭ）として実現する各テー
ブルルックアップメモ！ＪＬＵＴｐｐ及びＬＵＴＰ！１
のアドレスラインに接続する。これらのメモリには第１
及び第２補償信号のサンプルをＭ個の予備シンボル判定
ｉｋ　”・Ｌ□。１とＮ個の最終のシンボル判定も−１
４−１・・・會□−Ｍ−Ｎの関数としてそれぞれ記憶さ
せ、これらの信号の和を加算器ＣＡＤによって形成して
、この和信号を結合回路ＡＤに供給する。第２図の例に
用いるＭ及びＮの値はそれぞれ２及び４とする。上記メ
モリへの補償信号サンプルの充填は適合化回路ＡＤＰＴ
によって適応するように行うことができ、この適合化回
路には補償信号の和並びに第２判定回路ＦＤの入力の差
から取出される誤差信号も−に−も−、（第２図にＣ８
にて示す）を入力信号として供給する。なお、これに適
用し得る適合アルゴリズム及びそれらの実現は本来既知
であるため、これらについての説明は省略する。このよ
うなアルゴリズムは第２図に記号的に示したのと同じ誤
差信号Ｃ８に応答して受信フィルタＲＦを適応するよう
に調整するのに用いることができる。メモリＬＵＴｐｐ
及びＬＵＴＰＢの大きさは、これらのメモリをアドレス
指定するのに用いる予備及び最終の各シンボル判定の数
Ｍ及びＮに指数関数的に比例させる。Ｍ及びＮの数を伝
送チャネルのメモリスパンＬＴ（代表的にはＬ＝１０〜
１５）に相当するシンボルの数４に等しく選択する従来
装置の次元化と比較するに、本発明によるスパン−減少
にょれば上記２つのメモリの記憶容量の大きさを著しく
減少させることができる。本発明によりＭ及びＮの値を
小さくすれば、２つのメモリを１つのメモリに併合し、
これに第１と第２補償信号との和のサンプルを記憶させ
ることができるため好適であることは明らかである。こ
れにより加算器ＣＡＤも省けることになる。

予備のシンボル判定の品質、強いては最終シンボル判定
の品質は、第１判定回路ＩＤを第１図に示すような構造
を有する本発明による装置のように実現し、かつそれに
より下される最終的なシンボル判定を装置本来の予備シ
ンボル判定として用いることによって改善することがで
きる。このような「入れ子」構造を第３図に示す。第３
図に破線で示す長方形のブロックＩＤは第１図の装置の
構造と同一構成のものを囲んだものであり、ここに第１
図のものと同一部分を示すものには同一参照記号にプラ
イム符号を付して示しである。他の「ネスティング」　
（入れ子構成）を行わせることができるも、他のものは
通常最終的なシンボル判定の品質を顕著に改善すること
にはならない。第３図による「ネスティング」構造は本
来の装置の受信フィルタＲＦを第１判定回路ＩＤにおけ
る受信フィルタＲＦ’として用いることにより簡単に実
現することができる。この第３図の単純化の例を第４図
に示してあり、この例ではサンプル兼ホールド回路ＳＨ
も共通に使用する。

２つのフィードフォワード段ＦＦＳとＦＦＳ’並びに２
つのフィードバック段ＦＢＳ及びＦＢＳ’については、
これらを構造及び次元化の両面について同一となるよう
に選定し得ると云えるから、各シンボル間隔Ｔの期間中
に先ず予備のシンボル判定を行い、ついでこれにて得ら
れた予備のシンボル判定に応答して最終的なシンボル判
定を得るために、フィードフォワード段とフィードバッ
ク段の全く同じ組合せを用いることができる。このよう
に実現する装置を第５図に概略的に示してあり、第２図
と第５図における対応する素子には同一参照記号を付し
て示しである。第５図の第１判定回路ＩＤの出力端は切
換えスイッチＣＯＭに接続する。このスイッチを２／Ｔ
の速度で切換えて、フィードフォワード段のシフトレジ
スタ５ＲＦＰの入力端が、各シンボル間隔（インターバ
ル）Ｔの第１半部の期間中は第１判定回路ＩＤの出力端
に°接続されて、予備のシンボル判定を受信し、かつ各
シンボルインターバルＴの第２半部の期間中は第２判定
回路ＦＤの出力端に結合されて、第１半部の期間中に成
された最終的なシンボル判定を改良品質の予備のシンボ
ル判定として受信するようにする。第５図の例で第４図
で行った「ネスティング」操作を行わせるためには、シ
フトレジスタＳ　Ｒｐｐ及び５ＲＦＩＩ、メモリＬＵＴ
ｐｐ及びＬＵＴＦＢ、結合回路ＡＤ並びに第２判定回路
ＦＤを２倍のシンボルレート２／Ｔで作動させて、各シ
ンボルインターバルＴの第１半部にて第２判定回路ＦＤ
の出力端に最終シンボル判定を発生させ、これをジンボ
ルネンターパルの第２半部の期間中予備のシンボル判定
として用いるようにする。このようにして第２半部の期
間中に得られる最終シンボル判定を完全なシンボルイン
ターバルＴの期間中にすンプリング速度低減回路ＳＲＣ
（サンプリング速度圧縮器としても既知である）を介し
て装置の出力端に転送する。長さが２Ｎ＝８のシフトレ
ジスタ５ＲＦＢは最終及び予備のシンボル判定を交互に
含み、このレジスタの第２、第４、第６及び第８番目の
エレメントの出力端はテーブルルックアップメモリＬＵ
Ｔｐａ用のアドレスラインとして作用する。従って、こ
のメモリは各シンボルインターバルＴの第１半部の期間
中は予備シンボル判定によりアドレスされ、また第２半
部の期間中は最終シンボル判定によってアドレスされる
。シフトレジスタＳ　Ｒｐａの第１エレメントの出力端
は切換スイッチＣＯＭの入力端に接続する。この入力端
は各シンボルインターバルＴの第２半部の期間中には長
さが２　　（Ｍ−１）＝２のシフトレジスタＳＲ，Ｐに
接続され、このシフトレジスタ５ＲＦＦの第１エレメン
トの入力端及び第２エレメントの出力端はテーブルルッ
クアップメモＩＪＬＵＴＦ、用のアドレスラインとして
作用する。従って、このメモリは各シンボルインターバ
ルＴの第２半部の期間中は第１半部の期間中に得られた
最終シンボル判定によってアドレスされ、また第５図に
示した第１半部に対する切換スイッチＣＯＭの位置から
明らかなように、この場合のアドレス指定は第１判定回
路ＩＤによって成された予備のシンボル判定に基づいて
専ら行われる。

本発明による装置で達成し得る伝送品質を説明するため
に、第６図に２進データシンボルａｋを用いるデジタル
磁気記録システムを表すし＝１２の伝送チャネルに対す
るシミュレーションによって得られる特性図を示しであ
る。これらの特性図は誤り最終シンボル判定の確率、こ
の場合にはビット誤り率（ＢＥＲ）を、Ｍ＝１及びＮ＝
４とする本発明による装置と、Ｍ＝１及びＮ＝４とする
本発明による装置の「ネスティング」構造のものと、従
来既知の３つの装置に対する伝送チャネルの出力端にお
ける信号対雑音比（ＳＮＲ）の関数として示したもので
ある。第６図の曲線（ａ）は所謂最大尤度シーケンス推
定器（Ｍａｘｉｍｕｍ　Ｌｉｋｅｌｉ−ｈｏｏｄ　５ｅ
ｑｕｅｎｃｅ　Ｅｓｔｉｍａｔｏｒ）　（Ｍ　Ｌ　Ｓ　
Ｅ）によって達成し得る整合フィルタの境界（Ｍａｔｃ
ｈｅｄ　ＦｉｌｔｅｒＢｏｕｎｄ）として知られる理論
的に最適なものを示す。

曲線（ｂ）は判定フィードバック等花器（ＤＦＥ）によ
って達成し得る最適ビット誤り率（ＢＥＲ）を示す。曲
線（Ｃ）はＭ＝Ｎ＝Ｌ＝１２とし、第１判定回路ＩＤが
曲線（ｂ）のビット誤り率に達すべく次元化したＤＦＥ
を具えている従来の装置を用いて得られるビット誤り率
（ＢＥＲ）を示す。

この曲線（Ｃ）は、第１判定回路ＩＤが同じＤＦＥを具
えるも、Ｍ及びＮの値をＭ＝１及びＭ＝４にそれぞれ減
らした本発明による装置にも同じように当てはまる。こ
のことから明らかなように、達成し得る伝送品質を左程
劣化させることなくＭ及びＮの値を小さくすることがで
きると云うことが立証される。最後に、曲線（ｄ）は曲
線（Ｃ）に対して用いたと同じ値のＭ＝１及びＮ＝４と
する本発明による装置の１度の「ネスティング」構造の
ものを用いることにより得られるビット誤り率（ＢＥＲ
）を示す。この１回の「ネスティング」によるものを第
６図の曲線（ｄ）に対して（（Ｍ−１，Ｎ＝４））　　
によって記号的に示しである。

曲線（Ｃ）と（ｄ）との比較から明らかなように、「ネ
スティング」により実際上、実現される伝送品質をさら
に改善させることができる。当面の例では、「ネスティ
ング」を多数回しても伝送品質が左程改善されないこと
は明らかである。

【図面の簡単な説明】 第１図はシンボル間妨害及び雑音を排除するための本発
明による装置の概念的な例を示すブロック線図； 第２図は本発明による装置の一例を示すブロック線図； 第３図は本発明による装置の入れ子構成とした例を示す
ブロック線図； 第４図は第３図に示した例を単純化した例を示すブロッ
ク線図； 第５図は第４図の装置に由来し、補償手段並びに結合回
路と第２判定回路が、時分割に基づいて予備シンボル判
定及び最終シンボル判定するのに交互に掛かり合う装置
のブロック線図；第６図は本発明による装置と他の同様
な装置で達成し得る伝送品質を示す特性図である。 ＲＦ・・・受信フィルタ ＳＨ・・・サンプル兼ホールド回路 ＩＤ・・・第１判定回路　　ＦＤ・・・第２判定回路Ｆ
ＦＳ・・・フィードフォワード段 ＦＢＳ・・・フィードバック段 ＡＤ・・・結合回路 （ＦＦＳ、ＦＢＳ、ＡＤ）・・・補償手段ＳＲ，Ｆ、５
ＲＦＢ・・・シフトレジスタＬ　Ｕ　Ｔ　Ｐ　Ｆ、　　
Ｌ　Ｕ　Ｔ　Ｆ　Ｂ・・・テーブルルックアップメモリ
ＣＡＤ・・・加算器　　　　ＡＤＰＴ・・・適合化回路
ＣＯＭ・・・切換スイッチ ＳＲＣ・・・サンプリング速度低減回路ＦＩＧ、　Ｉ Ｆ１６．２ ＢＥＲ

Claims (1)

1. 【特許請求の範囲】 １、Ｌ個の連続する多数のデータシンボルに対応するメ
   モリスパンＬＴを有する伝送チャネルによってシンボル
   レート１／Ｔで伝送されたデータ信号中に導入されるシ
   ンボル間妨害及び雑音を排除するための装置であって、
   該装置が： 伝送データ信号の遅延形態の信号を形成すると共に該デ
   ータ信号中の雑音を抑圧するための受信フィルタと； 伝送データ信号に応答して予備のシンボル判定を行うた
   めの第１判定回路と； 最終シンボル判定を行うための第２判定回路と； 連続する多数の予備のシンボル判定に応答して先行のシ
   ンボル間妨害に対する第１補償信号を形成するためのフ
   ィードフォワード段と、連続する多数の最終シンボル判
   定に応答して後行のシンボル間妨害に対する第２補償信
   号を形成するためのフィードバック段とを具える補償手
   段と； 前記伝送データ信号を遅延し、かつろ波した信号と前記
   第１及び第２補償信号の和信号とから第２判定回路用の
   入力信号を形成するための結合回路； とを具えているシンボル間妨害及び雑音排除用装置にお
   いて、前記補償手段のフィードフォワード段が伝送チャ
   ネルのメモリスパンＬＴよりも小さいＭ個の多数の予備
   シンボル判定に対応するメモリスパンＭＴを有し；かつ
   前記受信フィルタと補償手段との組合せを、第２判定回
   路の入力信号と最終シンボル判定との差を表す誤差信号
   の予定した関数を最小とすべく配置したことを特徴とす
   るシンボル間妨害及び雑音排除用装置。 ２、前記補償手段のフィードバック段が伝送チャネルの
   メモリスパンＬＴよりも小さいＮ個の多数の最終シンボ
   ル判定に対応するメモリスパンＮＴを有することを特徴
   とする請求項１記載の装置。 ３、前記フィードフォワード段が第１補償信号を発生す
   るためのテーブルルックアップメモリを具えることを特
   徴とする請求項１又は２に記載の装置。 ４、前記フィードバック段が第２補償信号を発生するテ
   ーブルルックアップメモリを具えることを特徴とする請
   求項１又は２に記載の装置。 ５、前記フィードフォワード段及びフィードバック段が
   第１及び第２補償信号の和信号を発生するテーブルルッ
   クアップメモリを共同で具えることを特徴とする請求項
   １又は２に記載の装置。 ６、前記補償手段が前記誤差信号の制御下で該誤差信号
   に適応するように調整自在であることを特徴とする請求
   項１又は２に記載の装置。 ７、前記受信フィルタ及び補償手段が前記誤差信号の制
   御下で該誤差信号に適応するように調整自在であること
   を特徴とする請求項１又は２に記載の装置。 ８、第１判定回路を請求項１記載の装置で形成し、この
   第１判定回路により行われる最終シンボル判定が請求項
   １で特定したフィードフォワード段用の予備のシンボル
   判定を構成するようにしたことを特徴とする請求項１又
   は２に記載の装置。 ９、前記装置に含まれる受信フィルタ及び第１判定回路
   に含まれる受信フィルタを全く同一のフィルタで構成し
   たことを特徴とする請求項８に記載の装置。 １０、各シンボル間隔Ｔの期間中に、フィードフォワー
   ド段、フィードバック段、結合回路及び第２判定回路を
   、先ずは予備のシンボル判定を得るために用い、ついで
   斯くして得た予備のシンボル判定に応答して最終シンボ
   ル判定を得るために用いるようにしたことを特徴とする
   請求項８に記載の装置。