JPH0118584B2 - - Google Patents
Info
- Publication number
- JPH0118584B2 JPH0118584B2 JP58098067A JP9806783A JPH0118584B2 JP H0118584 B2 JPH0118584 B2 JP H0118584B2 JP 58098067 A JP58098067 A JP 58098067A JP 9806783 A JP9806783 A JP 9806783A JP H0118584 B2 JPH0118584 B2 JP H0118584B2
- Authority
- JP
- Japan
- Prior art keywords
- metal substrate
- metal
- semiconductor element
- die
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
- H10W76/15—Containers comprising an insulating or insulated base
- H10W76/157—Containers comprising an insulating or insulated base having interconnections parallel to the insulating or insulated base
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Die Bonding (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
（技術分野）
この発明は、半導体素子の放熱効果、また半導
体素子に対する電磁シールド効果を有する半導体
装置に関する。 （従来技術） 第１図は従来のサーデイツプ半導体素子パツケ
ージ（以下サーデイツプという）の断面図であ
る。この第１図において、半導体素子１から発生
した熱は主としてキヤビテイ部２のメタルバリア
層３を通してアルミナセラミツク基板４に伝達さ
れ、このアルミナセラミツク基板４の表面から放
熱される。 ５は金スズ、金シリコンなどの半導体素子１を
メタルバリア層３に共晶により接巻するダイボン
ド金属層、６はリードである。 アルミナセラミツク基板４の熱伝導率は約
0.04cal、cm／cm2、sec、℃と悪いため、サーデイ
ツプの熱抵抗は約100℃／Ｗ程度となり、発熱の
大きい半導体素子の塔載が困難であつた。また、
外部電磁界などに対して影響を受け易い構造であ
つた。 （発明の目的） この発明は、上記従来の欠点を除去するために
なされたもので、電磁界シールド効果および放熱
効果を高めることのできる半導体装置を提供する
ことを目的とする。 （発明の構成） この発明の半導体装置は、金属基板のキヤビテ
イ部の底部のみを防蝕及び絶縁処理せず、この底
部上にメタルバリア層及びダイボンド金属層を介
して半導体素子をダイボンドし、金属基板上面と
絶縁処理した金属キヤツプの間にシール材を封入
して半導体素子を封止したものである。 （実施例） 以下、この発明の半導体装置の実施例について
図面に基づき説明する。第２図はその一実施例の
構成を示す断面図であり、この第２図において、
第１図と同一部分には同一符号を付して述べる。 この第２図において、１は発熱体となる半導体
素子、２はダイボンドを行うキヤビテイ部、２１
はダイボンド金属、３１はダイボンドを行うボン
デイングメタルバリア層、４１は絶縁処理された
鉄、銅、アルミニウムなどの金属基板である。こ
の金属基板４１の外周面は、上記キヤビテイ部
２、ボンデイングメタルバリア層３１およびダイ
ボンド金属２１の部分を除いて絶縁処理を施し
て、絶縁処理層５１が形成されている。 半導体素子１はボンデイングして、リード６に
接続されている。このリード６とともに、半導体
素子１を封止するために、金属基板４１の絶縁処
理層５１上と、絶縁処理された金属基板キヤツプ
７との間にシール材８が封入されている。 このように構成することにより、半導体素子１
から発生した熱は主としてダイボンド金属２１、
ボンデイングメタルバリア層３１を通じて、金属
基板４１に伝達され、金属基板４１の表面から主
として放熱される。 金属基板４１としては、鉄あるいは銅系の材料
またはアルミニウムなどが用いられる。これらの
熱伝導率は、次の第１表のごとくである。
体素子に対する電磁シールド効果を有する半導体
装置に関する。 （従来技術） 第１図は従来のサーデイツプ半導体素子パツケ
ージ（以下サーデイツプという）の断面図であ
る。この第１図において、半導体素子１から発生
した熱は主としてキヤビテイ部２のメタルバリア
層３を通してアルミナセラミツク基板４に伝達さ
れ、このアルミナセラミツク基板４の表面から放
熱される。 ５は金スズ、金シリコンなどの半導体素子１を
メタルバリア層３に共晶により接巻するダイボン
ド金属層、６はリードである。 アルミナセラミツク基板４の熱伝導率は約
0.04cal、cm／cm2、sec、℃と悪いため、サーデイ
ツプの熱抵抗は約100℃／Ｗ程度となり、発熱の
大きい半導体素子の塔載が困難であつた。また、
外部電磁界などに対して影響を受け易い構造であ
つた。 （発明の目的） この発明は、上記従来の欠点を除去するために
なされたもので、電磁界シールド効果および放熱
効果を高めることのできる半導体装置を提供する
ことを目的とする。 （発明の構成） この発明の半導体装置は、金属基板のキヤビテ
イ部の底部のみを防蝕及び絶縁処理せず、この底
部上にメタルバリア層及びダイボンド金属層を介
して半導体素子をダイボンドし、金属基板上面と
絶縁処理した金属キヤツプの間にシール材を封入
して半導体素子を封止したものである。 （実施例） 以下、この発明の半導体装置の実施例について
図面に基づき説明する。第２図はその一実施例の
構成を示す断面図であり、この第２図において、
第１図と同一部分には同一符号を付して述べる。 この第２図において、１は発熱体となる半導体
素子、２はダイボンドを行うキヤビテイ部、２１
はダイボンド金属、３１はダイボンドを行うボン
デイングメタルバリア層、４１は絶縁処理された
鉄、銅、アルミニウムなどの金属基板である。こ
の金属基板４１の外周面は、上記キヤビテイ部
２、ボンデイングメタルバリア層３１およびダイ
ボンド金属２１の部分を除いて絶縁処理を施し
て、絶縁処理層５１が形成されている。 半導体素子１はボンデイングして、リード６に
接続されている。このリード６とともに、半導体
素子１を封止するために、金属基板４１の絶縁処
理層５１上と、絶縁処理された金属基板キヤツプ
７との間にシール材８が封入されている。 このように構成することにより、半導体素子１
から発生した熱は主としてダイボンド金属２１、
ボンデイングメタルバリア層３１を通じて、金属
基板４１に伝達され、金属基板４１の表面から主
として放熱される。 金属基板４１としては、鉄あるいは銅系の材料
またはアルミニウムなどが用いられる。これらの
熱伝導率は、次の第１表のごとくである。
【表】
金属基板４１の材料にFe、Ni、Cu、Alなどを
使用した場合、パツケージ素体であるアルミナ質
セラミツクと比較すると、熱伝導率が約１桁高い
ため、発熱の大きい半導体素子の塔載が可能とな
る。 金属基板４１の絶縁処理は鉄、銅系の場合には
ホーロ、アルミ系の場合にはアルマイトまたはホ
ーロなどの絶縁処理を行う。 また、ホーロ、アルマイト処理に代わり、エポ
キシ樹脂などの樹脂を用いて絶縁処理を行うこと
ができる。 電磁シールド効果として、たとえば、導体が銅
である場合には、導電率σ＝5.8×107〔ｖ／ｍ〕
誘磁率μ＝μo＝4π×10-7〔Ｈ／ｍ〕であるから、
電磁波ｆ＝60〔Hz〕，１〔ＭHz〕に対する表皮の深
さδは、それぞれ ｆ＝60：δ＝πfμσ＝π×60×4π×10-7 ×5.8×107＝8.55〔mm〕 ｆ＝106：δ＝6.67×10-2〔mm〕≒60μ である。 以上のような厚さの金属基板４１があれば、外
部に電磁界があつても導体の内部にほとんど浸入
しない。また内部に電磁界があつても外部に対す
る影響は防止できる。 これらのパツケージの封止は従来のサーデイツ
プと同様ガラスシールを行うが、樹脂による絶
縁、防蝕処理を行つた場合は、樹脂シールおよび
ダイボンドは銀ペーストなどのペーストボンドを
行う。 この発明の第２図の実施例には、絶縁処理され
た金属基板４１に絶縁処理された金属基板キヤツ
プ７を設置したが、絶縁処理された、金属基板４
１だけでも放熱効果は高まるが、絶縁処理された
金属基板キヤツプ７を設置すれば、絶縁処理され
た金属基板４１だけよりも放熱効果は向上すると
思われる。 また、絶縁処理された金属基板４１、金属基板
キヤツプ７を設置することにより、電磁シールド
効果も得られる。 さらに、第２図の実施例におけるシール材８に
ガラスシール材を用いた場合には、金属基板４１
の絶縁処理にホーロ処理を用いれば耐リーク性も
向上すると思われる。 以上述べたごとく、サーデイツプ基板のアルミ
ナに比較して約１桁の熱伝導率の高い金属を用い
ることにより、熱抵抗の小さなサーデイツプが構
成でき、従来困難であつたサーデイツプに発熱量
の大きい半導体素子の塔載が可能になり、また外
部に電磁界があつても装置に組込みができる汎用
性の高い半導体装置が製造できる。 たとえば、24Pサーデイツプの場合、 熱抵抗 70℃／Ｗ …Ｒ チツプ表面の温度限界 150℃／Ｗ …Tj 外気温 25℃／Ｗ …Ta とすれば、チツプ発熱量の限界Ｑは Ｒ＝Tj−Ta／Ｑ ∴Ｑ＝Tj−Ta／Ｒ＝150−25／70＝1.79〔Ｗ〕 となり、24Pの場合1.79〔Ｗ〕の塔載が限界だつた
が、この発明では数〔Ｗ〕以上の素子の塔載が可
能になる。 さらに、放熱効果が高まれば、放熱板の設置が
削除でき、安価なパツケージ方法となるととも
に、電磁シールド効果が得られれば、半導体装置
の外部に設置していたシールド板なども削除で
き、安価にパツケージできる。 （発明の効果） 以上のように、この発明の半導体装置によれ
ば、金属基板のキヤビテイ部の底部を除いて防蝕
及び絶縁処理し、この底部上にメタルバリア層及
びダイボンド金属層を介して半導体素子をダイボ
ンドし、金属基板上面と絶縁処理した金属キヤツ
プとの間にシール材を封入して半導体素子を封止
するようにしたので、熱抵抗の小さなサーデイツ
プが構成でき、放熱効果を高めることができ、し
かもこのサーデイツプに発熱量の大きい半導体素
子の塔載が可能であるばかりか、電磁シール効果
も高くなる。 これにともない、放熱板ならびにシールド板な
どを削除でき、安価にできる。
使用した場合、パツケージ素体であるアルミナ質
セラミツクと比較すると、熱伝導率が約１桁高い
ため、発熱の大きい半導体素子の塔載が可能とな
る。 金属基板４１の絶縁処理は鉄、銅系の場合には
ホーロ、アルミ系の場合にはアルマイトまたはホ
ーロなどの絶縁処理を行う。 また、ホーロ、アルマイト処理に代わり、エポ
キシ樹脂などの樹脂を用いて絶縁処理を行うこと
ができる。 電磁シールド効果として、たとえば、導体が銅
である場合には、導電率σ＝5.8×107〔ｖ／ｍ〕
誘磁率μ＝μo＝4π×10-7〔Ｈ／ｍ〕であるから、
電磁波ｆ＝60〔Hz〕，１〔ＭHz〕に対する表皮の深
さδは、それぞれ ｆ＝60：δ＝πfμσ＝π×60×4π×10-7 ×5.8×107＝8.55〔mm〕 ｆ＝106：δ＝6.67×10-2〔mm〕≒60μ である。 以上のような厚さの金属基板４１があれば、外
部に電磁界があつても導体の内部にほとんど浸入
しない。また内部に電磁界があつても外部に対す
る影響は防止できる。 これらのパツケージの封止は従来のサーデイツ
プと同様ガラスシールを行うが、樹脂による絶
縁、防蝕処理を行つた場合は、樹脂シールおよび
ダイボンドは銀ペーストなどのペーストボンドを
行う。 この発明の第２図の実施例には、絶縁処理され
た金属基板４１に絶縁処理された金属基板キヤツ
プ７を設置したが、絶縁処理された、金属基板４
１だけでも放熱効果は高まるが、絶縁処理された
金属基板キヤツプ７を設置すれば、絶縁処理され
た金属基板４１だけよりも放熱効果は向上すると
思われる。 また、絶縁処理された金属基板４１、金属基板
キヤツプ７を設置することにより、電磁シールド
効果も得られる。 さらに、第２図の実施例におけるシール材８に
ガラスシール材を用いた場合には、金属基板４１
の絶縁処理にホーロ処理を用いれば耐リーク性も
向上すると思われる。 以上述べたごとく、サーデイツプ基板のアルミ
ナに比較して約１桁の熱伝導率の高い金属を用い
ることにより、熱抵抗の小さなサーデイツプが構
成でき、従来困難であつたサーデイツプに発熱量
の大きい半導体素子の塔載が可能になり、また外
部に電磁界があつても装置に組込みができる汎用
性の高い半導体装置が製造できる。 たとえば、24Pサーデイツプの場合、 熱抵抗 70℃／Ｗ …Ｒ チツプ表面の温度限界 150℃／Ｗ …Tj 外気温 25℃／Ｗ …Ta とすれば、チツプ発熱量の限界Ｑは Ｒ＝Tj−Ta／Ｑ ∴Ｑ＝Tj−Ta／Ｒ＝150−25／70＝1.79〔Ｗ〕 となり、24Pの場合1.79〔Ｗ〕の塔載が限界だつた
が、この発明では数〔Ｗ〕以上の素子の塔載が可
能になる。 さらに、放熱効果が高まれば、放熱板の設置が
削除でき、安価なパツケージ方法となるととも
に、電磁シールド効果が得られれば、半導体装置
の外部に設置していたシールド板なども削除で
き、安価にパツケージできる。 （発明の効果） 以上のように、この発明の半導体装置によれ
ば、金属基板のキヤビテイ部の底部を除いて防蝕
及び絶縁処理し、この底部上にメタルバリア層及
びダイボンド金属層を介して半導体素子をダイボ
ンドし、金属基板上面と絶縁処理した金属キヤツ
プとの間にシール材を封入して半導体素子を封止
するようにしたので、熱抵抗の小さなサーデイツ
プが構成でき、放熱効果を高めることができ、し
かもこのサーデイツプに発熱量の大きい半導体素
子の塔載が可能であるばかりか、電磁シール効果
も高くなる。 これにともない、放熱板ならびにシールド板な
どを削除でき、安価にできる。
第１図は従来のサーデイツプ半導体素子パツケ
ージ構造を示す断面図、第２図はこの発明の半導
体装置の一実施例の構成を示す断面図である。 １……半導体素子、２……キヤビテイ、６……
リード、７……金属基板キヤツプ、８……シール
材、２１……ダイボンド金属、３１……ボンデイ
ングメタルバリア層、４１……金属基板、５１…
…絶縁処理層。
ージ構造を示す断面図、第２図はこの発明の半導
体装置の一実施例の構成を示す断面図である。 １……半導体素子、２……キヤビテイ、６……
リード、７……金属基板キヤツプ、８……シール
材、２１……ダイボンド金属、３１……ボンデイ
ングメタルバリア層、４１……金属基板、５１…
…絶縁処理層。
Claims (1)
- 【特許請求の範囲】 １ キヤビテイ部の底部を除く外周面をガラス又
は樹脂で防蝕および絶縁処理した金属基板と、 前記金属基板のキヤビテイ部の底部にメタルバ
リア層及びダイボンド金属層を介してダイボンド
されると共に、リードに金属細線で配線された半
導体素子と、 外周面をガラス又は樹脂で防蝕および絶縁処理
された金属基板キヤツプとを有し、 前記金属基板上面と前記金属基板キヤツプとの
間にシール材を封入して前記リードを固定すると
共に、前記半導体素子を封止した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098067A JPS59224146A (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098067A JPS59224146A (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59224146A JPS59224146A (ja) | 1984-12-17 |
| JPH0118584B2 true JPH0118584B2 (ja) | 1989-04-06 |
Family
ID=14209984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58098067A Granted JPS59224146A (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59224146A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0164794B1 (en) * | 1984-06-14 | 1990-07-25 | Advanced Micro Devices, Inc. | Multi-layer heat sinking integrated circuit package |
| JPS61281541A (ja) * | 1985-06-06 | 1986-12-11 | Sumitomo Electric Ind Ltd | 半導体装置用パツケ−ジ |
| JPH0526756Y2 (ja) * | 1986-07-22 | 1993-07-07 | ||
| JPH0438523Y2 (ja) * | 1986-12-18 | 1992-09-09 | ||
| EP0273556A1 (en) * | 1986-12-22 | 1988-07-06 | Trw Inc. | Integrated-circuit chip packaging construction |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6023975Y2 (ja) * | 1979-10-15 | 1985-07-17 | 富士通株式会社 | セラミツクコ−ト金属コア−パツケ−ジ |
-
1983
- 1983-06-03 JP JP58098067A patent/JPS59224146A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59224146A (ja) | 1984-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101505551B1 (ko) | 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법 | |
| US7126218B1 (en) | Embedded heat spreader ball grid array | |
| JP3429921B2 (ja) | 半導体装置 | |
| KR101391924B1 (ko) | 반도체 패키지 | |
| KR102172689B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| US5319242A (en) | Semiconductor package having an exposed die surface | |
| JPH0621276A (ja) | 熱強化型半導体素子およびその製造方法 | |
| US3469017A (en) | Encapsulated semiconductor device having internal shielding | |
| KR20120045777A (ko) | 파워 패키지 모듈 및 그의 제조방법 | |
| TW417220B (en) | Packaging structure and method of semiconductor chip | |
| JPS6146061B2 (ja) | ||
| US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
| JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
| JPS59224146A (ja) | 半導体装置 | |
| JP2001118961A (ja) | 樹脂封止型電力用半導体装置及びその製造方法 | |
| JPH04316357A (ja) | 樹脂封止型半導体装置 | |
| TWI666754B (zh) | 半導體封裝結構 | |
| US3828229A (en) | Leadless semiconductor device for high power use | |
| US9230874B1 (en) | Integrated circuit package with a heat conductor | |
| JPH0778921A (ja) | 半導体装置 | |
| KR20140074202A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH06326236A (ja) | 樹脂封止型半導体装置 | |
| KR102378171B1 (ko) | 커플드 반도체 패키지 | |
| KR102228938B1 (ko) | 커플드 반도체 패키지 | |
| JP2713141B2 (ja) | 半導体装置 |