JPH01186171A - 同期発振回路 - Google Patents
同期発振回路Info
- Publication number
- JPH01186171A JPH01186171A JP63008247A JP824788A JPH01186171A JP H01186171 A JPH01186171 A JP H01186171A JP 63008247 A JP63008247 A JP 63008247A JP 824788 A JP824788 A JP 824788A JP H01186171 A JPH01186171 A JP H01186171A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- oscillation circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、逆変換装置における基準信号用同期発振回路
に関するものである。
に関するものである。
「従来の技術」
従来より逆変換装置において、特に商用電源もしくは、
発電機電源のいずれか一方の電源を予備電源として給電
可能な電源装置においては、該電源装置の出力電圧周波
数及び位相を一致させることにより、無瞬断で該電源装
置による給電から予備電源による給電に切換ることが可
能となっている。この為、該電源装置の出力周波数を制
御する発振回路において、従来第４図の回路方式が採用
されて来た。第４図は、従来の同期発振回路のブロック
図であり、電源装置の出力電圧周波数及び位相を検出す
るＡ検出器４１と予備電源の電圧周波数及び位相を検出
するＢ検出器４２を具備しており、位相比較器４３１と
低域通過フィルター４３２と電圧制御発振回路４３３か
ら成るＰＬＬ回路１３と切換回路４４によって構成され
ている。
発電機電源のいずれか一方の電源を予備電源として給電
可能な電源装置においては、該電源装置の出力電圧周波
数及び位相を一致させることにより、無瞬断で該電源装
置による給電から予備電源による給電に切換ることが可
能となっている。この為、該電源装置の出力周波数を制
御する発振回路において、従来第４図の回路方式が採用
されて来た。第４図は、従来の同期発振回路のブロック
図であり、電源装置の出力電圧周波数及び位相を検出す
るＡ検出器４１と予備電源の電圧周波数及び位相を検出
するＢ検出器４２を具備しており、位相比較器４３１と
低域通過フィルター４３２と電圧制御発振回路４３３か
ら成るＰＬＬ回路１３と切換回路４４によって構成され
ている。
該電源装置が予備電源と同期運転される場合は、切換回
路４４は閉路状態であり、ＰＬＬ回路４３の出力周波数
及び位相は、予備電源の周波数及び位相と同期しており
、予備電源の周波数の変化に追従して変化している。ま
た予備電源が停電もしくは、電圧異常のような電源異常
に成った場合、切換回路４４は開路状態となり、ＰＬＬ
回路４３の出力には電圧制御発回路４３３の自走周波数
による出力が表れ、予備電源に影響されることなく、安
定した出力が得られる。
路４４は閉路状態であり、ＰＬＬ回路４３の出力周波数
及び位相は、予備電源の周波数及び位相と同期しており
、予備電源の周波数の変化に追従して変化している。ま
た予備電源が停電もしくは、電圧異常のような電源異常
に成った場合、切換回路４４は開路状態となり、ＰＬＬ
回路４３の出力には電圧制御発回路４３３の自走周波数
による出力が表れ、予備電源に影響されることなく、安
定した出力が得られる。
「発明が解決しようとする課題」
従・米の回路方式によれば、電源装置が同期運転してい
る状態においては、安定した出力をＰＬＬ回路４３から
得ることが可能であるが、予備電源の異常の場合におい
ては、電圧制御発振器４３３の自走出力がＰＬＬ回路４
３の出力となる。この為、該電源装置の出力において、
周波数精度が要求される場合、電圧制御発振回路４３３
の出力周波数精度によって決められる為、電圧制御発振
回路４３３の構成部品である抵抗やコンデンサに対して
、高精度が要求される。しかしながら、該構成部品は、
温度変化もしくは経年による固有値の変化は防止するこ
とが困難であり、電圧制御発振回路４３３の出力精度を
維持することが困難である。
る状態においては、安定した出力をＰＬＬ回路４３から
得ることが可能であるが、予備電源の異常の場合におい
ては、電圧制御発振器４３３の自走出力がＰＬＬ回路４
３の出力となる。この為、該電源装置の出力において、
周波数精度が要求される場合、電圧制御発振回路４３３
の出力周波数精度によって決められる為、電圧制御発振
回路４３３の構成部品である抵抗やコンデンサに対して
、高精度が要求される。しかしながら、該構成部品は、
温度変化もしくは経年による固有値の変化は防止するこ
とが困難であり、電圧制御発振回路４３３の出力精度を
維持することが困難である。
「課題を解決するための手段」
第１図は、本発明による同期発振回路のブロック図であ
り、第１図において１１は電源装置の出力電圧周波数及
び位相を検出するＡ検出器であり、１２は予備電源の電
圧周波数及び位相を検出するＢ検出器である。１３はＰ
ＬＬ回路であり、該２台の検出器の出力に接続された位
相比較器１３１と低減通過フィルター１３２と電圧制御
発振回路１３３により構成されている。１４は水晶発振
回路である。１５は切換回路であり、ＰＬＬ回路１３の
出力と接続する端子１５１と水晶発振回路１４の出力が
接続される端子１５２と切換指令が入力される端子１５
３を有している。１６は分周回路であり、該分周回路１
６の出力が電源装置の基準信号となる。
り、第１図において１１は電源装置の出力電圧周波数及
び位相を検出するＡ検出器であり、１２は予備電源の電
圧周波数及び位相を検出するＢ検出器である。１３はＰ
ＬＬ回路であり、該２台の検出器の出力に接続された位
相比較器１３１と低減通過フィルター１３２と電圧制御
発振回路１３３により構成されている。１４は水晶発振
回路である。１５は切換回路であり、ＰＬＬ回路１３の
出力と接続する端子１５１と水晶発振回路１４の出力が
接続される端子１５２と切換指令が入力される端子１５
３を有している。１６は分周回路であり、該分周回路１
６の出力が電源装置の基準信号となる。
「作用」
本発明による同期発振回路は、電源装置が予備電源に同
期して運転される場合、ＰＬＬ回路１３は周波数逓倍器
として作動し、Ａ点の信号は予備電源に同期した逓倍の
周波数となる。ＰＬＬ回路１３の出力信号は切換回路１
５を通して分周回路１６に入力される。分周回路１６の
出力信号は、予備電源電圧の周波数及び位相の同期した
信号となる。また予備電源に異常が発生した様な場合に
は、切換信号が切換回路１５の端子１５３に入力される
。この切換信号により切換回路１５の出力は、水晶発振
回路１４の出力と同一の信号となり、ＰＬＬ回路１３の
出力信号は切放される。分周回路１６の出力信号は、水
晶発振回路１４の出力周波数を分周したものとなり、予
備電源の影響を受けることが無くなる。水晶発振回路１
４の回路図を第２図に示す。第２図において２１は水晶
振動子、２２．２３はコンデンサ、２４は抵抗、２５゜
２６はＣＭＯＳインバータである。水晶振動子２１は、
温度変化及び経年による固有値の変化が極めて小さいこ
とが知られており、水晶発振回路１４の出力は、高精度
な安定した出力が得られる。
期して運転される場合、ＰＬＬ回路１３は周波数逓倍器
として作動し、Ａ点の信号は予備電源に同期した逓倍の
周波数となる。ＰＬＬ回路１３の出力信号は切換回路１
５を通して分周回路１６に入力される。分周回路１６の
出力信号は、予備電源電圧の周波数及び位相の同期した
信号となる。また予備電源に異常が発生した様な場合に
は、切換信号が切換回路１５の端子１５３に入力される
。この切換信号により切換回路１５の出力は、水晶発振
回路１４の出力と同一の信号となり、ＰＬＬ回路１３の
出力信号は切放される。分周回路１６の出力信号は、水
晶発振回路１４の出力周波数を分周したものとなり、予
備電源の影響を受けることが無くなる。水晶発振回路１
４の回路図を第２図に示す。第２図において２１は水晶
振動子、２２．２３はコンデンサ、２４は抵抗、２５゜
２６はＣＭＯＳインバータである。水晶振動子２１は、
温度変化及び経年による固有値の変化が極めて小さいこ
とが知られており、水晶発振回路１４の出力は、高精度
な安定した出力が得られる。
また、切換回路１５において、切換られるＰＬＬ回路１
３の出力と水晶発振回路１４の出力はそれぞれ分周回路
１６の出力周波数に対して、逓倍の周波数であるため、
いかなる時点における切換においても、分周回路１６の
出力に与える影響が少なく、切換により発生する誤差は
、分周回路１６の１／分周比ですむ。
３の出力と水晶発振回路１４の出力はそれぞれ分周回路
１６の出力周波数に対して、逓倍の周波数であるため、
いかなる時点における切換においても、分周回路１６の
出力に与える影響が少なく、切換により発生する誤差は
、分周回路１６の１／分周比ですむ。
「実施例」
第３図に本発明による同期発振回路の一実施例を示す。
３０１は予備電源電圧検出用変圧器、３０３は電源装置
出力電圧検出用変圧器、３０２゜３０４はコンパレータ
である。３０５はＰＬＬ用ＩＣであり、電圧制御発振器
を内蔵しており、抵抗３０６、コンデンサ３０７により
発振周波数が決められる。３１５は低域通過フィルター
であり、３０８．３０９の抵抗及び３１０のコンデンサ
で構成されている。３１１は水晶発振回路であり、３１
２はアナログスイッチＩＣ，３１３は分周用ＩＣであり
、３１４はアナログスイッチＩＣ３１２の制御信号入力
端である。本実施例においては予備電源電圧周波数ご５
０Ｈｚ、分周用ＩＣ３１３の分周比は１／１２８である
。電源装置の出力が予備電源に同期して運転されている
場合、ＰＬＬ用ＩＣ３０５の出力周波数は６４００Ｈｚ
（５０Ｈｚｘ１２８）であり、予備電源電圧周波数と
同期している。ＰＬＬ用ＩＣ３０５の出力はアナログス
イッチＩＣ３１２を介して、分局用ＩＣ３１３に入力さ
れ、分周用ＩＣ３１３の出力には、予備電源電圧周波数
及び位相に同期した５０Ｈｚの信号が得られる。一方、
水晶発振回路３１１の出力周波数は６４００Ｈｚに設定
しである為、予備電源に異常が発生した場合は、信号入
力端子３１４を通してアナログスイッチ用ＩＣ３１２へ
切換信号が入力され、アナログスイッチ用ＩＣ３１２の
出力は、水晶発振回路３１１の出力と同一の出力信号が
得られ、分周用ＩＣ３１３の出力には５０Ｈ２（６４０
０Ｈ２／１２８）の信号が得られる。該出力信号は、予
備電源に影響されることなく、水晶発振回路３１１の精
度となる。またアナログスイッチ用ＩＣ３１２により、
ＰＬＬ用ＩＣ３０５の出力と水晶発振回路３１１の出力
が切換られるときに発生する分周用ＩＣ３１３の出力周
波数の誤差は最大３ｄｅｇ程度ですむ。
出力電圧検出用変圧器、３０２゜３０４はコンパレータ
である。３０５はＰＬＬ用ＩＣであり、電圧制御発振器
を内蔵しており、抵抗３０６、コンデンサ３０７により
発振周波数が決められる。３１５は低域通過フィルター
であり、３０８．３０９の抵抗及び３１０のコンデンサ
で構成されている。３１１は水晶発振回路であり、３１
２はアナログスイッチＩＣ，３１３は分周用ＩＣであり
、３１４はアナログスイッチＩＣ３１２の制御信号入力
端である。本実施例においては予備電源電圧周波数ご５
０Ｈｚ、分周用ＩＣ３１３の分周比は１／１２８である
。電源装置の出力が予備電源に同期して運転されている
場合、ＰＬＬ用ＩＣ３０５の出力周波数は６４００Ｈｚ
（５０Ｈｚｘ１２８）であり、予備電源電圧周波数と
同期している。ＰＬＬ用ＩＣ３０５の出力はアナログス
イッチＩＣ３１２を介して、分局用ＩＣ３１３に入力さ
れ、分周用ＩＣ３１３の出力には、予備電源電圧周波数
及び位相に同期した５０Ｈｚの信号が得られる。一方、
水晶発振回路３１１の出力周波数は６４００Ｈｚに設定
しである為、予備電源に異常が発生した場合は、信号入
力端子３１４を通してアナログスイッチ用ＩＣ３１２へ
切換信号が入力され、アナログスイッチ用ＩＣ３１２の
出力は、水晶発振回路３１１の出力と同一の出力信号が
得られ、分周用ＩＣ３１３の出力には５０Ｈ２（６４０
０Ｈ２／１２８）の信号が得られる。該出力信号は、予
備電源に影響されることなく、水晶発振回路３１１の精
度となる。またアナログスイッチ用ＩＣ３１２により、
ＰＬＬ用ＩＣ３０５の出力と水晶発振回路３１１の出力
が切換られるときに発生する分周用ＩＣ３１３の出力周
波数の誤差は最大３ｄｅｇ程度ですむ。
「発明の効果」
本発明による同期発振回路を逆変換装置特に予備電源を
有する電源装置に採用することにより、予備電源に停電
のような異常が発生した場合においても安定した高精度
の出力が得られることになり、電圧制御発振回路の構成
部品の選択の範囲が拡がることになる。
有する電源装置に採用することにより、予備電源に停電
のような異常が発生した場合においても安定した高精度
の出力が得られることになり、電圧制御発振回路の構成
部品の選択の範囲が拡がることになる。
第１図は本発明の回路ブロック図であり、第２図は、水
晶発振回路図、第３図は本発明の一実施例を示す同期発
振回路図、第４図は従来の同期発振回路ブロック図であ
る。 図面中、 １３．４３はＰＬＬ回路、１５は切換回路である。
晶発振回路図、第３図は本発明の一実施例を示す同期発
振回路図、第４図は従来の同期発振回路ブロック図であ
る。 図面中、 １３．４３はＰＬＬ回路、１５は切換回路である。
Claims (1)
- 出力電圧の周波数及び位相を検出するＡ検出器と予備電
源電圧の周波数及び位相を検出するＢ検出器を具備した
ＰＬＬ回路において、水晶発振回路と切換回路と分周回
路を新たに設け、切換回路の入力部に該ＰＬＬ回路と水
晶発振回路の各々の出力を接続し、かつ、切換回路の出
力を分周回路に接続したことを特徴とする同期発振回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008247A JPH01186171A (ja) | 1988-01-20 | 1988-01-20 | 同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63008247A JPH01186171A (ja) | 1988-01-20 | 1988-01-20 | 同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01186171A true JPH01186171A (ja) | 1989-07-25 |
Family
ID=11687813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63008247A Pending JPH01186171A (ja) | 1988-01-20 | 1988-01-20 | 同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01186171A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012126419A1 (zh) * | 2012-05-09 | 2012-09-27 | 华为技术有限公司 | 载波同步方法、电路及系统 |
-
1988
- 1988-01-20 JP JP63008247A patent/JPH01186171A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012126419A1 (zh) * | 2012-05-09 | 2012-09-27 | 华为技术有限公司 | 载波同步方法、电路及系统 |
| US9774412B2 (en) | 2012-05-09 | 2017-09-26 | Huawei Technologies Co., Ltd. | Carrier synchronization method, circuit, and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61258529A (ja) | 周波数シンセサイザ | |
| KR940017226A (ko) | 위상동기회로 | |
| KR870011522A (ko) | 클럭 제어 회로 | |
| CA2152179A1 (en) | Phase Locked Loop Error Suppression Circuit and Method | |
| JPH01186171A (ja) | 同期発振回路 | |
| JPH0761013B2 (ja) | セシウム原子発振器 | |
| JP3779041B2 (ja) | アクティブフィルタ装置 | |
| JPS6348928A (ja) | 網同期用クロツク制御方式 | |
| KR950012957B1 (ko) | 아날로그 위상 고정 루프(pll)를 이용한 고안정도 동기회로 | |
| JPH03217124A (ja) | 位相同期回路 | |
| KR0183733B1 (ko) | 위상동기루프 회로의 동기유지범위 측정장치 | |
| JPH03201822A (ja) | 信号発振装置 | |
| JPH03179918A (ja) | 位相同期制御装置 | |
| JPH01307316A (ja) | 位相同期発振器 | |
| JPH0122399Y2 (ja) | ||
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH0254699B2 (ja) | ||
| JPH0546089Y2 (ja) | ||
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JP3905649B2 (ja) | 計時装置 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JPH0357116Y2 (ja) | ||
| JPH04344712A (ja) | Ｐｌｌ式同期信号発生器 | |
| JP2569989Y2 (ja) | インピーダンス測定装置 | |
| JPH02174421A (ja) | Ｐｌｌ回路 |