JPH03201822A - 信号発振装置 - Google Patents
信号発振装置Info
- Publication number
- JPH03201822A JPH03201822A JP1344201A JP34420189A JPH03201822A JP H03201822 A JPH03201822 A JP H03201822A JP 1344201 A JP1344201 A JP 1344201A JP 34420189 A JP34420189 A JP 34420189A JP H03201822 A JPH03201822 A JP H03201822A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference frequency
- oscillator
- frequency signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 12
- 230000002159 abnormal effect Effects 0.000 claims abstract description 4
- 230000010355 oscillation Effects 0.000 claims description 23
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Abstract
め要約のデータは記録されません。
Description
される基準周波数信号に基づきその周波数およびその位
相に等しい周波数および位相を有する2つの信号を出力
する信号発振装置に関する。
周波数信号を発生する発振器50および該発振器50か
ら前記基準信号が与えられ、該基準信号に基づきそれに
同期している第1の信号を出力する第1の位相同期ルー
プ回路52を有する第1の出力手段54と、前記発振器
50から前記基準信号がバッファアンプ56を介して与
えられた前記基準信号に基づきそれに同期している第2
の信号を出力する第2の位相同期ループ回路58を有す
る第2の出力手段60とを備え、前記第1および第2の
位相同期ループ回路52.58は、位相比較回路62お
よび電圧制御発振回路64からなるものがある。
、第1および第2の位相同期ループ回路54.60にそ
れぞれ与えられる。
は前記基準周波数信号を受け、制御信号を出力する。前
記制御信号は電圧制御発振回路64に与えられ、電圧側
m発振回路64は前記制御信号の電圧値に対応する周波
数を有する第1の信号を出力端66に出力する。前記第
1の信号の周波数は第1の基準信号の周波数に等しい、
また、前記第1の信号は位相比較回路62によって検知
される0位相比較回路62は前記第1の信号と前記基準
0周波数信号との位相差がr OJとなるように制gO
d号を制御し、出力する。その結果、前記第1の信号は
前記基準周波数信号に同期している。
プ回路54と同様に、前記基準周波数信号に同期してい
る第2の信号を出力する。
ら周波数が変動するなどの異常な基準周波数信号が発生
するから、前記基準周波数信号は基準信号としての機能
を満足しなくなり、第1および第2の位相同期ループ回
路54.60からそれぞれ出力される第1および第2の
信号の周波数は所定の周波数からずれる。その結果、発
振器50に障害が発生すると、所定の第1および第2の
信号のいずれも得ることができない。
つの信号の内のいずれか一方が出力されないときに他方
の信号を出力し続けることができる発振装置を提供する
ことにある。
器および該第1の発振器から前記第1の基準周波数信号
が与えられ、該第1の基準周波数信号に基づきそれに同
期している第1の信号を出力する第1の位相同期ループ
回路を有する第1の出力手段と、第2の出力手段とを備
える信号発振装置であって、前記第2の出力手段は、前
記第1の基準周波数信号に等しい第2の基準周波数信号
を発生する第2の発振器と、前記第1の発振器からの前
記第1の基準周波数信号を検知しかつ該第1の基準周波
数信号が正常であるか否かを判定し、前記第1の基準周
波数信号を正常であると判定するときに前記第1の基準
周波数信号を選択し、前記第1の基準周波数信号を正常
でないと判定するときに前記第2の基準周波数信号を選
択する選択制御部と、該選択制御部で選択される前記第
1および第2の基準周波数信号の内のいずれか一方が与
えられ、該一方の基準周波数信号に基づきそれに同期し
ている第2の信号を出力する第2の位相同期ループ回路
とを有する。
ク図である。
10および第2の出力手段12を備える。
る第1の発振器14と、第1の位相同期ループ回路16
とを有する。第1の位相同期ループ回路16は位相比較
回路18および電圧制御発振回路20からなる0位相比
較回路18には、前記第1の基準周波数信号が与えられ
、位相比較回路18から制御信号が出力される。前記制
御信号は電圧制御発振回路20に与えられ、電圧制御発
振回路20は前記制御信号の電圧値に対応する周波数を
有する第1の信号を出力端22に出力する。
数は第1の基準周波数信号の周波数に等しい、前記第1
の信号は位相比較回路18によって検知される0位相比
較回路18は前記第1の信号と前記第1の制御信号との
位相差を検出し、該位相゛工が「O」となるように前記
制御信号を制御し、出力するから、電圧制御発振回路2
0から出力される第1の信号は前記第1の基準周波数信
号に同期している。
波数信号に等しい第2の基準周波数信号を発生する第2
の発振器24と、選択制御部26とを有する。
プ28を経て出力されている前記第1の基準周波数信号
を検知し、かつ該第1の基準周波数信号が正常であるか
否かを判定する検出回路30を含む、検出回路30が前
記第1の基準周波数信号を正常であると判定すると、検
出回路30から第1の判定信号が出力される。検出回路
30か前記第1の基準周波数信号を正常でないと判定す
ると、検出口F#I30から第2の判定信号が出力され
る。
2を経て選択制御回路34に与えられる。
選択制御回路34はスイッチ36で前記第1および第2
の基準周波数信号の内の前記第1の基準周波数信号を選
択し、選択制御回路34が前記第2の判定信号を受ける
とき、選択制御回路34はスイッチ36で前記第2の基
準周波数信号を選択する。
基準周波数信号の内のいずれか一方の基準周波数信号は
、それに同期している第2の信号を出力する第2の位相
同期ループ回路38に与えられる。第2の位相同期ルー
プ回路38は、前記一方の基準周波数信号を受け、それ
に基づき制御信号を出力する位相比較回路18と、該位
相比較回路18からの制御信号を受け、その制御信号の
電圧値に対応する周波数を有する第2の信号を出力@4
0に出力する電圧制御発振回路20とからなる。
前記一方の基準周波数信号の周波数に等しく、第2の出
力信号と前記一方の基準周波数信号との位相差はr□、
である。
周波数信号は第1の位相同期ループ回路16および第2
の出力手段12の選択制御部26に与えられる。
前記第1の基準周波数信号を受け、該第1の基準周波数
信号に゛対応する制御信号を出力する。前記制御信号は
電圧制御発振回路20に与えられ、電圧制御発振口#1
20は前記制御信号の電圧値に基づき前記第1の基準周
波数信号の周波数に等しい周波数の第1の信号を出力端
22に出力する。また、前記第1の信号は位相比較回路
18によって検知されているから、前記第1の信号は、
それと前記第1の基準信号の位相差が「0」である状態
に保持されている。
数信号を検知し、それが正常であるか否かを判定する。
るとき、検出回路30は前記第1の基準周波数信号が正
常であると判定することにより、検出回路30から第1
の判定信号が出力されるから、選択制御回路34は前記
第1の判定信号に基づきスイッチ36で前記第1の基準
周波数信号を選択し、該第1の基準周波数信号は第2の
位相同期ループ回路38の位相比較回路18に与えられ
る。
る制御信号を出力し、該制御信号は電圧制御発振回路2
0に与えられる。電圧制御発振回路20は前記制御信号
の電圧値に基づき前記第1の基準周波数信号の周波数に
等しい周波数の第2の信号を出力端24に出力する。前
記第2の信号は位相比較回路18によって検知され、位
相比較回路18は前記第2の信号と前記第1の基準周波
数信号との位相差が「0」となるように制御信号を制御
し、出力する。その結果、前記第2の信号は前記第1の
信号に同期している。すなわち、前記第2の信号の周波
数は前記第1の信号の周波数に等しく、かつ前記第2の
信号と前記第1の信号との位相差は「0」となる。
周波数信号が例えばその周波数が所定値からずれるなど
の異常を示すとき、検出回路30は、前記第1の基準周
波数信号が正常でないと判定し、第2の判定信号を出力
する。前記第2の判定信号はバッファアンプ32を介し
て選択制御回路34に与えられる0選択制御回路、34
は前記第2の判定信号に基づきスイッチ36で第2の発
振器24からの第2の基準周波数信号を選択する。
プ回路38の位相比較回路18に与えられ、電圧制御発
振回路30から第2の信号が出力される。前記第2の基
準周波数信号は前記第1の基準周波数信号に等しいこと
により、前記第2の信号は前記第1の基準周波数信号に
基づき出力される第2の信号に等しくなるから、前記第
1の基準周波信号が第1の発振器14の障害などによっ
て異常であるときに所定の周波数を有する第2の信号を
出力し続けることができる。
の出力手段に発生する障害が前記第2の出力手段に影響
を与えないから、前記第2の出力手段は所定の周波数お
よび位相を有する第2の信号を発生し続けることができ
る。
ク図、第2図は従来の信号発振装置のブロック図である
。 10・・・第1の出力手段、12・・・第2の出力手段
、14・・・第1の発振器、16・・・第1の位相同期
ループ回路、24・・・第2の発振器、26・・・選択
制御部、38・・・第2の位相同期ループ回路。
Claims (1)
- 第1の基準周波数信号を発生する第1の発振器および該
第1の発振器から前記第1の基準周波数信号が与えられ
、該第1の基準周波数信号に基づきそれに同期している
第1の信号を出力する第1の位相同期ループ回路を有す
る第1の出力手段と、第2の出力手段とを備える信号発
振装置であって、前記第2の出力手段は、前記第1の基
準周波数信号に等しい第2の基準周波数信号を発生する
第2の発振器と、前記第1の発振器からの前記第1の基
準周波数信号を検知しかつ該第1の基準周波数信号が正
常であるか否かを判定し、前記第1の基準周波数信号を
正常であると判定するときに前記第1の基準周波数信号
を選択し、前記第1の基準周波数信号を正常でないと判
定するときに前記第2の基準周波数信号を選択する選択
制御部と、該選択制御部で選択される前記第1および第
2の基準周波数信号の内のいずれか一方が与えられ、該
一方の基準周波数信号に基づきそれに同期している第2
の信号を出力する第2の位相同期ループ回路とを有する
信号発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344201A JP2732541B2 (ja) | 1989-12-28 | 1989-12-28 | 信号発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1344201A JP2732541B2 (ja) | 1989-12-28 | 1989-12-28 | 信号発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201822A true JPH03201822A (ja) | 1991-09-03 |
| JP2732541B2 JP2732541B2 (ja) | 1998-03-30 |
Family
ID=18367417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1344201A Expired - Lifetime JP2732541B2 (ja) | 1989-12-28 | 1989-12-28 | 信号発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2732541B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339625B1 (en) | 1998-04-08 | 2002-01-15 | Nec Corporation | Clock generation circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728431A (en) * | 1980-07-28 | 1982-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Standard clock generator |
-
1989
- 1989-12-28 JP JP1344201A patent/JP2732541B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5728431A (en) * | 1980-07-28 | 1982-02-16 | Nippon Telegr & Teleph Corp <Ntt> | Standard clock generator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339625B1 (en) | 1998-04-08 | 2002-01-15 | Nec Corporation | Clock generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2732541B2 (ja) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6359945B1 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| US5969558A (en) | Abnormal clock signal detector and switching device | |
| JPH11308102A (ja) | 位相同期回路 | |
| JPH03201822A (ja) | 信号発振装置 | |
| KR0175252B1 (ko) | 영상처리 시스템의 버스트신호 발생회로 | |
| FI87867B (fi) | Oskillatorenhet med en saekrad frekvensstabilitet | |
| JPH04107011A (ja) | Pll回路 | |
| US6999546B2 (en) | System and method for timing references for line interfaces | |
| JPH01307316A (ja) | 位相同期発振器 | |
| KR950012957B1 (ko) | 아날로그 위상 고정 루프(pll)를 이용한 고안정도 동기회로 | |
| JPS6226605B2 (ja) | ||
| KR100273965B1 (ko) | 주파수위상동기루프 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| KR100219528B1 (ko) | 방송상태 식별 신호 검출장치 및 방법 | |
| JPH01186171A (ja) | 同期発振回路 | |
| JP2519887Y2 (ja) | 位相同期発振回路 | |
| JPH02217018A (ja) | 位相同期発振器 | |
| JPH1174785A (ja) | フェーズ・ロックド・ループ制御装置 | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| JPH02174421A (ja) | Pll回路 | |
| JPH0211022A (ja) | Pll回路 | |
| JPS611120A (ja) | 自動位相制御回路 | |
| JPH0936734A (ja) | 警報機能付発振回路 | |
| JPH05122062A (ja) | 二重ループ形pll回路 | |
| JPH09246962A (ja) | 位相同期ループ電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 13 |