JPH01187848A - キヤパシタおよびその製造方法 - Google Patents
キヤパシタおよびその製造方法Info
- Publication number
- JPH01187848A JPH01187848A JP63010637A JP1063788A JPH01187848A JP H01187848 A JPH01187848 A JP H01187848A JP 63010637 A JP63010637 A JP 63010637A JP 1063788 A JP1063788 A JP 1063788A JP H01187848 A JPH01187848 A JP H01187848A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- capacitor
- oxide film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、メモリーＬＳＩに好適なキャパシタおよびそ
の製造方法に係り、特に大容量化に適した信頼性の高い
極薄絶縁膜を有するキャパシタおよびその製造方法に関
する。
の製造方法に係り、特に大容量化に適した信頼性の高い
極薄絶縁膜を有するキャパシタおよびその製造方法に関
する。
近年、半導体ＬＳＩ、特にＳｉのメモリーＬＳＩの集積
度は著しく向上している。その中でメモリーセルの面積
を縮少するために８ｍ容量型（ＳＴＣ，）のメモリーセ
ルが提案され、実用化検討が行なわれている。ＳＴＣ構
造のメモリーセルについては特公昭５８−１０８６４号
にその一例が述べられている。
度は著しく向上している。その中でメモリーセルの面積
を縮少するために８ｍ容量型（ＳＴＣ，）のメモリーセ
ルが提案され、実用化検討が行なわれている。ＳＴＣ構
造のメモリーセルについては特公昭５８−１０８６４号
にその一例が述べられている。
上記ＳＴＣ構造では多結晶Ｓｉをキャパシタの電極に用
いている。その電極表面に熱酸化法で形成した５ｉｌｌ
化膜は、多結晶Ｓｉ表面の粗さ等に起因して漏洩電流が
大きいという問題があり、キャパシタ絶縁膜としては不
向きである。漏洩電流が大きいという点については特公
昭５８−４９０３２号に述べられている。
いている。その電極表面に熱酸化法で形成した５ｉｌｌ
化膜は、多結晶Ｓｉ表面の粗さ等に起因して漏洩電流が
大きいという問題があり、キャパシタ絶縁膜としては不
向きである。漏洩電流が大きいという点については特公
昭５８−４９０３２号に述べられている。
最近、熱酸化膜に代るキャパシタ絶縁膜としてＳｉ窒化
膜が注目されるようになってきた。すなわちｃ Ｖ Ｄ
法でＳｌ窒化膜を形成した後、その表面層をＳｉ酸化膜
に変換して２層膜とすることにより漏洩電流が少なく信
頼性の高い絶縁膜を得る方法が検討されている６しかし
、上記２層膜では実質（ＳｉＯｚ換算の膜厚でという意
味）７ｎｍの絶縁膜が限界である。その理由は、ＣＶ
Ｉ）法で形成する。？ｎｍｉ度の極めて簿いＳｌ窒化膜
は耐酸化性に乏しく、表面に熱酸化膜を形成する際にＳ
ｉ窒化膜の下地となっている電極表面も酸化されてしま
い、仕上り状態で膜厚が増大する結果となるため、容量
が減少することにある。発明者は、電極表面を熱窒化し
たＳｉ窒化膜（オキシナイトライド）を予め設けた状態
で前記２層膜を積層することにより、信頼性を維持しな
がら実質５ｎｍまで薄膜化できることを見い出した。し
かし、その方法を用いても５ｎｍより薄い絶縁膜を実現
することは困難となっている。その原因は、厚さ２〜３
ｎｍのＳｉ窒化膜をＣＶＤ法により制御することが極め
て困難なことにある。その制御性の悪を回避するために
熱窒化膜とその熱酸化膜だけで構成した場合に得られる
膜厚は、せいぜい２〜２．５ｎｍ であり、逆に薄すぎ
てトンネル効果による漏洩電流を抑止することができな
い。膜厚制御性の悪いＣＶＤ：ｆＡを用いずに実質３ｎ
ｍの極薄絶縁膜を制御性よく実現するためには電極表面
に厚さ４ｎｍの熱酸化膜を形成し、それを熱窒化膜に変
換し変換した熱窒化膜のごく表ＭＪＣ約１ ｎｍ）を熱
酸化膜に変換する方法が有望である。この時に障害とな
るｒｆＵ Ｏｆｆは、前に述べた多結晶Ｓｉ電極の熱酸
化膜の漏洩電流が大きいことである。
膜が注目されるようになってきた。すなわちｃ Ｖ Ｄ
法でＳｌ窒化膜を形成した後、その表面層をＳｉ酸化膜
に変換して２層膜とすることにより漏洩電流が少なく信
頼性の高い絶縁膜を得る方法が検討されている６しかし
、上記２層膜では実質（ＳｉＯｚ換算の膜厚でという意
味）７ｎｍの絶縁膜が限界である。その理由は、ＣＶ
Ｉ）法で形成する。？ｎｍｉ度の極めて簿いＳｌ窒化膜
は耐酸化性に乏しく、表面に熱酸化膜を形成する際にＳ
ｉ窒化膜の下地となっている電極表面も酸化されてしま
い、仕上り状態で膜厚が増大する結果となるため、容量
が減少することにある。発明者は、電極表面を熱窒化し
たＳｉ窒化膜（オキシナイトライド）を予め設けた状態
で前記２層膜を積層することにより、信頼性を維持しな
がら実質５ｎｍまで薄膜化できることを見い出した。し
かし、その方法を用いても５ｎｍより薄い絶縁膜を実現
することは困難となっている。その原因は、厚さ２〜３
ｎｍのＳｉ窒化膜をＣＶＤ法により制御することが極め
て困難なことにある。その制御性の悪を回避するために
熱窒化膜とその熱酸化膜だけで構成した場合に得られる
膜厚は、せいぜい２〜２．５ｎｍ であり、逆に薄すぎ
てトンネル効果による漏洩電流を抑止することができな
い。膜厚制御性の悪いＣＶＤ：ｆＡを用いずに実質３ｎ
ｍの極薄絶縁膜を制御性よく実現するためには電極表面
に厚さ４ｎｍの熱酸化膜を形成し、それを熱窒化膜に変
換し変換した熱窒化膜のごく表ＭＪＣ約１ ｎｍ）を熱
酸化膜に変換する方法が有望である。この時に障害とな
るｒｆＵ Ｏｆｆは、前に述べた多結晶Ｓｉ電極の熱酸
化膜の漏洩電流が大きいことである。
本発明の目的は、漏洩電流の少ない、実質３ｒｖの極薄
誘電体絶縁膜を有するキャパシタおよびその製造方法を
提供することにある。
誘電体絶縁膜を有するキャパシタおよびその製造方法を
提供することにある。
上記目的は、その表ｒｒｔｉに熱酸化膜を形成する電極
を、 Ｓ ５２Ｉ−１８を用いたＣＶＤ法で得られるＳ
ｉ膜で構成することにより達成される。発明者はＣＶＤ
法を用いたＳｉ膜の形成中に不純物を導入する方法につ
いて検討してきた。その中で、５ｚ２Ｈ６を用いて形成
したＳｉ膜は、その表面が極めて平滑で、特に４８０℃
から５４０℃の範囲で形成したＳｉ膜は、電極顕微鏡を
用いても表面の凹凸を観察できなかった。通常、６３０
℃程度の温度で多結晶Ｓｉの形成に用いている５ｉｌ−
Ｉ４（モノシラン）でも低温化することによってかなり
表面の平滑化を図ることはできるが、完全ではなく、５
６０℃程度の温度では成長速度が極めて遅くなり、実用
性に欠ける。また、その後に行なう熱拡散法による不純
物の導入によって表面のｓｏｌ滑性が損なわれる場合も
あり制御性に問題が残る。
を、 Ｓ ５２Ｉ−１８を用いたＣＶＤ法で得られるＳ
ｉ膜で構成することにより達成される。発明者はＣＶＤ
法を用いたＳｉ膜の形成中に不純物を導入する方法につ
いて検討してきた。その中で、５ｚ２Ｈ６を用いて形成
したＳｉ膜は、その表面が極めて平滑で、特に４８０℃
から５４０℃の範囲で形成したＳｉ膜は、電極顕微鏡を
用いても表面の凹凸を観察できなかった。通常、６３０
℃程度の温度で多結晶Ｓｉの形成に用いている５ｉｌ−
Ｉ４（モノシラン）でも低温化することによってかなり
表面の平滑化を図ることはできるが、完全ではなく、５
６０℃程度の温度では成長速度が極めて遅くなり、実用
性に欠ける。また、その後に行なう熱拡散法による不純
物の導入によって表面のｓｏｌ滑性が損なわれる場合も
あり制御性に問題が残る。
それに対し、５ｉｚＨａを用いた場合には、Ｓｉ膜を形
成後に不純物を導入しても、また、Ｓｘ膜形成中に不純
物を導入しても、上記温度範囲においては、その平滑性
が損なわれることは全（なかった。さらに、充分平滑な
Ｓｉ膜の表面を熱酸化しても多結晶Ｓｉの場合のような
漏洩電流の増大現像は起こらないことも明らかとなった
。従って、５ｉｚＨｅで形成したＳｉ膜上に所望の厚さ
の熱酸化膜を予め形成し、続いて熱窒化膜に変換し、そ
の表面を熱酸化することによって信頼性の高い絶縁膜を
得ることが可能と°なった。なお、５ｉｚＨｅを用いて
Ｓｉ膜を形成することは公知であり、例えばその−例が
述べられている。しかし、本発明の主旨は、５ｉｚＨｅ
を用いて得られるＳｉ膜表面の平滑性の良さを利用して
信頼性の高いキャパシタ絶縁膜を形成可能とし、信頼度
の高いキャパシタを実現することにある。
成後に不純物を導入しても、また、Ｓｘ膜形成中に不純
物を導入しても、上記温度範囲においては、その平滑性
が損なわれることは全（なかった。さらに、充分平滑な
Ｓｉ膜の表面を熱酸化しても多結晶Ｓｉの場合のような
漏洩電流の増大現像は起こらないことも明らかとなった
。従って、５ｉｚＨｅで形成したＳｉ膜上に所望の厚さ
の熱酸化膜を予め形成し、続いて熱窒化膜に変換し、そ
の表面を熱酸化することによって信頼性の高い絶縁膜を
得ることが可能と°なった。なお、５ｉｚＨｅを用いて
Ｓｉ膜を形成することは公知であり、例えばその−例が
述べられている。しかし、本発明の主旨は、５ｉｚＨｅ
を用いて得られるＳｉ膜表面の平滑性の良さを利用して
信頼性の高いキャパシタ絶縁膜を形成可能とし、信頼度
の高いキャパシタを実現することにある。
４８０℃から５４０℃の範囲で５ｉｚＨｓを用いて形成
するＳｉ膜は、表面の平滑性に著しく優れており、その
後の不純物導入工程や熱処理によってその平滑性が損な
われることがない、従ってその表面に熱酸化膜を形成し
ても漏洩電流が大することがない、この漏洩電流は、そ
の上にいかなる膜を積層しても熱酸化膜とＳｉとの界面
特性で決まってしまい、多結晶Ｓ’ｒの熱酸化膜ではそ
の漏洩型ｄεの増大を抑止することは困難である。
するＳｉ膜は、表面の平滑性に著しく優れており、その
後の不純物導入工程や熱処理によってその平滑性が損な
われることがない、従ってその表面に熱酸化膜を形成し
ても漏洩電流が大することがない、この漏洩電流は、そ
の上にいかなる膜を積層しても熱酸化膜とＳｉとの界面
特性で決まってしまい、多結晶Ｓ’ｒの熱酸化膜ではそ
の漏洩型ｄεの増大を抑止することは困難である。
５ｉ２Ｈａを用いて形成したＳｉ膜上に熱酸化膜を形成
し、その熱酸化膜を誘電体絶縁膜としてキャパシタを構
成しても充分良好な特性を得ることは可能であるが、本
発明においては、さらに信頼性の高い絶縁膜を得るため
に、漏洩電流の少ない熱酸化膜は酸素を熱窒化膜に変換
する。この特待られる熱窒化膜を含むオキシナイトライ
ドになっていることがオージェ電子分光法により明らか
であった。熱窒化膜に変換する熱酸化膜の役割は、キャ
パシタの誘電体絶縁としての膜厚を決めることにある。
し、その熱酸化膜を誘電体絶縁膜としてキャパシタを構
成しても充分良好な特性を得ることは可能であるが、本
発明においては、さらに信頼性の高い絶縁膜を得るため
に、漏洩電流の少ない熱酸化膜は酸素を熱窒化膜に変換
する。この特待られる熱窒化膜を含むオキシナイトライ
ドになっていることがオージェ電子分光法により明らか
であった。熱窒化膜に変換する熱酸化膜の役割は、キャ
パシタの誘電体絶縁としての膜厚を決めることにある。
すなわち、熱窒化だけでは４ｎｍの厚さを有する薄膜を
制御性良く形成することができない。そのため制御性の
良い熱酸化法で均一性の良い酸化膜を予め形成しておき
、それを熱窒化膜に変換する。さらに熱窒化した膜の表
面にｌｎｍの熱酸化膜を形成する。これら一連の変換処
理は、キャパシタ誘電体絶縁膜の所望の膜厚を得ること
と１元の膜中に存在する欠陥を相互に補償することの役
割も持っている。
制御性良く形成することができない。そのため制御性の
良い熱酸化法で均一性の良い酸化膜を予め形成しておき
、それを熱窒化膜に変換する。さらに熱窒化した膜の表
面にｌｎｍの熱酸化膜を形成する。これら一連の変換処
理は、キャパシタ誘電体絶縁膜の所望の膜厚を得ること
と１元の膜中に存在する欠陥を相互に補償することの役
割も持っている。
以下、本発明の一実施例について説明する。
実施例１
第１図に積層容量型（Ｓ”ｒＣ）のダイナミックＲＡＭ
（ｄ−ＲＡＭ）に本発明を適用した場合のメモリーセル
の断面模式図を示した。Ｐ型、 （１００）面方位を有
するＳｉ基板１０１上に周知の方法を用いて厚い５ｉ０
１０２、ゲート酸化膜１０３、ゲート電極となる多結晶
５ｉ１０４、ゲート電極と上層の導体とを絶縁分離する
ための５ＬＯｚｌ Ｏ５、ｎ型拡散層１０６を形成し、
メモリーセルを構成するＭＯＳ型のスイッチングトラン
ジスターを形成した。その後本発明の主旨であるキャパ
シタの形成を行なった。温度２５０℃、圧力０ 、３
Ｔｏｒｒ。
（ｄ−ＲＡＭ）に本発明を適用した場合のメモリーセル
の断面模式図を示した。Ｐ型、 （１００）面方位を有
するＳｉ基板１０１上に周知の方法を用いて厚い５ｉ０
１０２、ゲート酸化膜１０３、ゲート電極となる多結晶
５ｉ１０４、ゲート電極と上層の導体とを絶縁分離する
ための５ＬＯｚｌ Ｏ５、ｎ型拡散層１０６を形成し、
メモリーセルを構成するＭＯＳ型のスイッチングトラン
ジスターを形成した。その後本発明の主旨であるキャパ
シタの形成を行なった。温度２５０℃、圧力０ 、３
Ｔｏｒｒ。
Ｓ ｊ２Ｈ８とＰＨａを〃ス料ガスとする低圧ＣＶＤ法
により厚さ２００ｎｍのＳｉ膜を被着堆積し、第一の電
極とした１次に１％酸素を含有する８５０℃の窒素雰囲
気中でＳｉ膜表面に厚さ３．７〜４．０ｎｍ の熱酸化
膜を形成した。次に９００℃のＮ Ｈｓ雰囲気において
、上記熱酸化膜を熱窒化し、オキシナイトライドに変換
した。さらに９００℃の水素燃焼方式によるＨ ｚ Ｏ
雰囲気においてオキシナイトライドの表面に厚さｌｎｍ
のＳｉＯ２膜を形成しキャパシタ絶縁膜１０８とした。
により厚さ２００ｎｍのＳｉ膜を被着堆積し、第一の電
極とした１次に１％酸素を含有する８５０℃の窒素雰囲
気中でＳｉ膜表面に厚さ３．７〜４．０ｎｍ の熱酸化
膜を形成した。次に９００℃のＮ Ｈｓ雰囲気において
、上記熱酸化膜を熱窒化し、オキシナイトライドに変換
した。さらに９００℃の水素燃焼方式によるＨ ｚ Ｏ
雰囲気においてオキシナイトライドの表面に厚さｌｎｍ
のＳｉＯ２膜を形成しキャパシタ絶縁膜１０８とした。
続いて第一の電極と同じ形成条件で厚さ２００ｎｍのＳ
ｉ膜１０９を形成し、第二の電極とした。以下、周知の
手法によりリンガラスｉｌｏ、ＡＱＩＩＩを形成し、メ
モリーセルを構成した。
ｉ膜１０９を形成し、第二の電極とした。以下、周知の
手法によりリンガラスｉｌｏ、ＡＱＩＩＩを形成し、メ
モリーセルを構成した。
本実施例ではＳＴＣ構造への適用例を示したが、Ｓｉ基
板に形成した溝の中にキャパシタを形成する場合におい
ても基本的に適用可能であり、構造に左右されるもので
はない。
板に形成した溝の中にキャパシタを形成する場合におい
ても基本的に適用可能であり、構造に左右されるもので
はない。
実施例２
本実施例では模擬的構造のキャパシタを形成しキャパシ
タ絶縁膜の漏洩電流を測定した例について第２図および
第３図により説明する。ｎ型（１００）面方位を有し、
比抵抗１Ω・国のＳｉ基板２０１上に熱酸化法により厚
さ５０ｎｍの楡・。
タ絶縁膜の漏洩電流を測定した例について第２図および
第３図により説明する。ｎ型（１００）面方位を有し、
比抵抗１Ω・国のＳｉ基板２０１上に熱酸化法により厚
さ５０ｎｍの楡・。
５ｉＯｚ２０２ を形成し、周知のホトエツチング法
を用いて所定の開口を設けた。次に５２０℃。
を用いて所定の開口を設けた。次に５２０℃。
Ｑ、３ Ｔｏｒｒの条件で５ｉｚＨｅとＰＨｓを原料
ガスとする低圧ＣＶＤ法により厚さ２００ｎｍのＳｉ膜
２０３を被着堆積しＳｉ基板２０１と導通させた（第２
図（ａ））。次に８５０℃の１％酸素を含有する窒化雰
囲気中においてＳｉ膜２０３の表面に厚さ４ｎｍのＳ
ｉ ０２２０４ を形成した（同図（ｂ））。さらに
９００℃のＮ Ｈａ雰囲気において熱窒化を行い、５ｉ
Ｏｚ２０４ をオキシナイトライド２０５に変換した
（同図（Ｃ））。その後、９００℃の水素燃焼方式によ
るＨ ２０雰囲気においてオキシナイトライド２０５の
表面に厚さｌｎｍのＳｉ基２０１ を形成した。続いて
、Ｓｉ膜２０３と同じ形成条件において第二の電極とな
るＳｉ膜２０７を被着堆積した。その状態で７００℃（
本発明におけるＳｉ膜では含有不純物を活性化に６００
℃以上の温度条件があれば充分である）１０分間の熱処
理を行なってＳｉ膜中の燐を活性化した。その後周知の
リソグラフィーとドライエツチング法を用いて面積１ｎ
ｗ”の電極を形成し、キャパシタを構成した（同図（ｄ
））、なお、本実施例において、熱酸化あるいは熱窒化
を行なう装置として周知の横型電気炉を用いたが、この
場合、試料を反応管内に出し入れする極に生じる空気の
巻き込みによって試料自身が酸化されないように配慮す
ることが極めて重要である。測定は次のように行なった
。、Ｓｉ基板２０１すなわちＳｉ基板に導通する第一の
電極２０３を接地電位に保ち、第二の電極となるＳｉ膜
２０７に正あるいは負の電圧を階段波掃引法で印加した
。第３図に測定結果を示した。図中の■および■は、本
発明に基づく上記方法で構成したキャパシタの漏洩電流
の印加電圧依存性を示している。前者が負バイアスの場
合、後者が正バイアスの場合を示している。−方、■お
よび■は、比較のためにＳｉ）＋４を用いて形成した多
結晶Ｓｉに熱拡散法で燐を導入して形成したＳｉ電極上
に上記方法により同じキャパシタ絶縁膜を形成し−た時
の漏洩電流を示している。■が正バイアスの場合、■が
負バイアスの場合の結果である。多結晶Ｓｉ電極の場合
には漏洩電流が大きく、且つバイアス依存性が顕著であ
り、多結晶Ｓｉの熱酸化膜特有の漏洩電流モードを示し
ている。すなわち熱窒化による変換などの処理を施して
も効果はなく、その漏洩電流はＳｉ電極と絶縁膜の界面
で一義的に決まっていることを示していた。一方、本発
明による５ｉｚＨｓを用いて形成したＳｉ電極では、漏
洩電流は極めて少ない。また、膜の信頼性を評価する目
的でＴＤＤＢ （ＴｉｍｅＤｅｐｅｎｄｅｎｔ Ｄｉｅ
ｌｅｃｔｒｉｃ Ｂｒａａｋｄｏｗｎ）測定を行なった
結果においても膜中の欠陥は全＜ｍ測されず、極めて、
高信頼であることが明らかであった。
ガスとする低圧ＣＶＤ法により厚さ２００ｎｍのＳｉ膜
２０３を被着堆積しＳｉ基板２０１と導通させた（第２
図（ａ））。次に８５０℃の１％酸素を含有する窒化雰
囲気中においてＳｉ膜２０３の表面に厚さ４ｎｍのＳ
ｉ ０２２０４ を形成した（同図（ｂ））。さらに
９００℃のＮ Ｈａ雰囲気において熱窒化を行い、５ｉ
Ｏｚ２０４ をオキシナイトライド２０５に変換した
（同図（Ｃ））。その後、９００℃の水素燃焼方式によ
るＨ ２０雰囲気においてオキシナイトライド２０５の
表面に厚さｌｎｍのＳｉ基２０１ を形成した。続いて
、Ｓｉ膜２０３と同じ形成条件において第二の電極とな
るＳｉ膜２０７を被着堆積した。その状態で７００℃（
本発明におけるＳｉ膜では含有不純物を活性化に６００
℃以上の温度条件があれば充分である）１０分間の熱処
理を行なってＳｉ膜中の燐を活性化した。その後周知の
リソグラフィーとドライエツチング法を用いて面積１ｎ
ｗ”の電極を形成し、キャパシタを構成した（同図（ｄ
））、なお、本実施例において、熱酸化あるいは熱窒化
を行なう装置として周知の横型電気炉を用いたが、この
場合、試料を反応管内に出し入れする極に生じる空気の
巻き込みによって試料自身が酸化されないように配慮す
ることが極めて重要である。測定は次のように行なった
。、Ｓｉ基板２０１すなわちＳｉ基板に導通する第一の
電極２０３を接地電位に保ち、第二の電極となるＳｉ膜
２０７に正あるいは負の電圧を階段波掃引法で印加した
。第３図に測定結果を示した。図中の■および■は、本
発明に基づく上記方法で構成したキャパシタの漏洩電流
の印加電圧依存性を示している。前者が負バイアスの場
合、後者が正バイアスの場合を示している。−方、■お
よび■は、比較のためにＳｉ）＋４を用いて形成した多
結晶Ｓｉに熱拡散法で燐を導入して形成したＳｉ電極上
に上記方法により同じキャパシタ絶縁膜を形成し−た時
の漏洩電流を示している。■が正バイアスの場合、■が
負バイアスの場合の結果である。多結晶Ｓｉ電極の場合
には漏洩電流が大きく、且つバイアス依存性が顕著であ
り、多結晶Ｓｉの熱酸化膜特有の漏洩電流モードを示し
ている。すなわち熱窒化による変換などの処理を施して
も効果はなく、その漏洩電流はＳｉ電極と絶縁膜の界面
で一義的に決まっていることを示していた。一方、本発
明による５ｉｚＨｓを用いて形成したＳｉ電極では、漏
洩電流は極めて少ない。また、膜の信頼性を評価する目
的でＴＤＤＢ （ＴｉｍｅＤｅｐｅｎｄｅｎｔ Ｄｉｅ
ｌｅｃｔｒｉｃ Ｂｒａａｋｄｏｗｎ）測定を行なった
結果においても膜中の欠陥は全＜ｍ測されず、極めて、
高信頼であることが明らかであった。
本実施例によれば、５２０℃で５ｉｚＨｓを原料ガスと
して用いたＳｉ膜を電極として用いることにより信頼性
の高いキャパシタ誘電体絶縁膜を得ることのできる効果
がある。
して用いたＳｉ膜を電極として用いることにより信頼性
の高いキャパシタ誘電体絶縁膜を得ることのできる効果
がある。
本発明によれば、信頼性、が高く、且つ極めて薄い誘電
体絶縁膜を制御性良く形成することができるので、単位
面積当りの容量を増大させることが可能となり、メモリ
ーセル面積の縮少およびＬＳＩの高集積化に大きな効果
をもたらす。
体絶縁膜を制御性良く形成することができるので、単位
面積当りの容量を増大させることが可能となり、メモリ
ーセル面積の縮少およびＬＳＩの高集積化に大きな効果
をもたらす。
第１図は、本発明の一実施例を示す断面図、第２図は、
本発明の製造方法を示す工程図、第３図は１本発明の詳
細な説明するための曲線図である。 １０１・・・Ｓｉ基板、１０２・・・Ｓ ｉ ０２．１
０４・・・多結晶Ｓｉ、１０５−８ ｉ Ｏｘ、 ｉ、
ｏ ’７−・−ｓ ｉ膜、１０８・・・キャパシタ絶縁
膜、１０９・・・Ｓｉ膜。
本発明の製造方法を示す工程図、第３図は１本発明の詳
細な説明するための曲線図である。 １０１・・・Ｓｉ基板、１０２・・・Ｓ ｉ ０２．１
０４・・・多結晶Ｓｉ、１０５−８ ｉ Ｏｘ、 ｉ、
ｏ ’７−・−ｓ ｉ膜、１０８・・・キャパシタ絶縁
膜、１０９・・・Ｓｉ膜。
Claims (1)
- 【特許請求の範囲】 １、導電性膜からなる一対の電極と該電極で挾まれた誘
電体絶縁膜とからなるキャパシタにおいて、該電極の少
なくとも一方が４８０℃から５４０℃の温度範囲におい
て化学気相成長 （ＣＶＤ）法により形成するＳｉ膜から成ることを特徴
とするキャパシタ。 ２、上記Ｓｉ膜は、Ｓｉ＿２Ｈ＿６（ジシラン）を含む
原料ガスを用いて形成することを特徴とする特許請求の
範囲第１項記載のキャパシタ。 ３、上記Ｓｉ膜は、Ｓｉ＿２Ｈ＿６と、ＰＨ＿３（ホス
フィン）あるいはＡｓＨ＿３（アルシン）とを含む原料
ガスを用いて形成することを特徴とする特許請求の範囲
第１項記載のキャパシタ。 ４、上記誘電体絶縁膜は、Ｓｉ膜から成る電極表面を熱
酸化して得られるＳｉ酸化膜を少なくとも含んで成るこ
とを特徴とする特許請求の範囲第１項ないし第３項記載
のキャパシタ。 ５、上記Ｓｉ膜から成る電極表面を熱窒化して得られる
薄膜を少なくとも含んで誘電体絶縁膜を構成することを
特徴とする特許請求の範囲第１項ないし第３項記載のキ
ャパシタ。 ６、上記誘電体絶縁膜は、電極表面の熱窒化により得ら
れる薄膜と該薄膜の表面を熱酸化して得られるＳｉ酸化
膜との積層膜を少なくともその一部として含むことを特
徴とする特許請求の範囲第５項記載のキャパシタ。 ７、Ｓｉ＿２Ｈ＿６とＰＨ＿３あるいはＡｓＨ＿３とを
原料ガスとし、４８０℃から５４０℃の温度範囲、大気
圧以下の圧力条件でＣＶＤ法によりＳｉ膜を被着堆積し
て第一の電極と成した後所望のパターニングを施し、酸
化性雰囲気において該第一の電極表面に５ｎｍ以下の熱
酸化膜を形成し、該熱酸化膜を９００℃以下のＮＨ＿３
、（アンモニアガス）雰囲気中でオキシナイトライドに
変換し、該オキシナイトライドの表面を酸化性雰囲気で
Ｓｉ酸化膜に変換し、第一の電極形成と同様の条件で第
二の電極を形成する工程を少なくとも含んで成ることを
特徴とするキャパシタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010637A JPH01187848A (ja) | 1988-01-22 | 1988-01-22 | キヤパシタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63010637A JPH01187848A (ja) | 1988-01-22 | 1988-01-22 | キヤパシタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187848A true JPH01187848A (ja) | 1989-07-27 |
Family
ID=11755723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63010637A Pending JPH01187848A (ja) | 1988-01-22 | 1988-01-22 | キヤパシタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
-
1988
- 1988-01-22 JP JP63010637A patent/JPH01187848A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5316982A (en) | Semiconductor device and method for preparing the same | |
| US6881682B2 (en) | Method and structure for reducing leakage current in capacitors | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| JPH06101466B2 (ja) | シリコン層上に２酸化シリコンの絶縁誘電体層を作る方法 | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| JPH0738062A (ja) | 半導体装置の製造方法 | |
| JPH0230186B2 (ja) | ||
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JP2612098B2 (ja) | 絶縁膜の製造方法 | |
| JPS632375A (ja) | 半導体記憶装置の製造方法 | |
| JP3180404B2 (ja) | 容量素子の形成方法 | |
| TW400647B (en) | The DRAM capacitor with double layer dielectric structure | |
| JPH04162628A (ja) | 半導体装置の製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JP2903735B2 (ja) | 半導体装置 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPH0256965A (ja) | 半導体記憶装置 | |
| JP3216122B2 (ja) | 容量素子の形成方法 | |
| JPH02181918A (ja) | 半導体装置の製造方法 | |
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS61216447A (ja) | 半導体装置の製造方法 | |
| JPH05235265A (ja) | 半導体装置の製造方法 | |
| JPH02262358A (ja) | 半導体装置 | |
| JPS63194338A (ja) | 半導体デバイスの誘電体形成方法 |