JPH01187878A - 二次元ヘテロ接合素子 - Google Patents
二次元ヘテロ接合素子Info
- Publication number
- JPH01187878A JPH01187878A JP63012251A JP1225188A JPH01187878A JP H01187878 A JPH01187878 A JP H01187878A JP 63012251 A JP63012251 A JP 63012251A JP 1225188 A JP1225188 A JP 1225188A JP H01187878 A JPH01187878 A JP H01187878A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dimensional
- electron supply
- supply layer
- channel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
- H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は高速電子デバイスに使用される２次元ヘテロ
接合素子に関し、特に高速電子デバイスの性能をさらに
向上できる二次元ヘテロ接合素子に関するものである。
接合素子に関し、特に高速電子デバイスの性能をさらに
向上できる二次元ヘテロ接合素子に関するものである。
従来用いられている二次元ヘテロ接合素子は、バンドギ
ャップの異なる２つの半導体を用い、バンドギャップの
大きい半導体のみをＮ型にドープし、両者のヘテロ接合
界面に形成される二次元電子を利用するデバイスである
。
ャップの異なる２つの半導体を用い、バンドギャップの
大きい半導体のみをＮ型にドープし、両者のヘテロ接合
界面に形成される二次元電子を利用するデバイスである
。
第３図はこのような従来の二次元ヘテロ接合素子の一例
を示す図であり、１１はＮ−Ａ １イＧａ１−ＸＡ３か
らなる電子供給層、１２はＧａＡｓからなるチャネル層
、４は二次元電子、５はソース電極、６はゲート電極、
７はドレイン電極である。
を示す図であり、１１はＮ−Ａ １イＧａ１−ＸＡ３か
らなる電子供給層、１２はＧａＡｓからなるチャネル層
、４は二次元電子、５はソース電極、６はゲート電極、
７はドレイン電極である。
また、第４図は第３図の二次元ヘテロ接合素子のバンド
構造を示す図である。
構造を示す図である。
現状では、第４図に示すように、バンドギャップの大き
い半導体としてＡｌＸＧａ、□Ａｓ、バンドギャップの
小さい半導体としてＧａＡｓを用いたＮ−ＡＩＸ Ｇａ
、−ｘＡｓ／ＧａＡｓヘテロ接合素子が代表的構造であ
る。本構造ではＮ−Ａ ＩＸ Ｑａ、□Ａｓが電子供給
層、ノンドープＧａＡＳがチャネル層として作用するも
のである。
い半導体としてＡｌＸＧａ、□Ａｓ、バンドギャップの
小さい半導体としてＧａＡｓを用いたＮ−ＡＩＸ Ｇａ
、−ｘＡｓ／ＧａＡｓヘテロ接合素子が代表的構造であ
る。本構造ではＮ−Ａ ＩＸ Ｑａ、□Ａｓが電子供給
層、ノンドープＧａＡＳがチャネル層として作用するも
のである。
同一デバイス構造を有するヘテロ接合素子の性能向上に
対してはゲート・ソース間寄生抵抗Ｒ５の低減化が重要
である。二次元ヘテロ接合素子のゲート・ソース間寄生
抵抗Ｒ１は第３図からもわかるように、ソースコンタク
ト抵抗Ｒｅ６とゲート・ソース間チャネル抵抗Ｒ３ｇの
和で表される。すなわちＲｓ＝Ｒｃ０＋Ｒ１９である。
対してはゲート・ソース間寄生抵抗Ｒ５の低減化が重要
である。二次元ヘテロ接合素子のゲート・ソース間寄生
抵抗Ｒ１は第３図からもわかるように、ソースコンタク
ト抵抗Ｒｅ６とゲート・ソース間チャネル抵抗Ｒ３ｇの
和で表される。すなわちＲｓ＝Ｒｃ０＋Ｒ１９である。
ここでソースコンタクト抵抗Ｒｃｏはゲート・ソース間
チャネル抵抗Ｒ，，９に対してほぼ無視できる程度に小
さいため、Ｒ，を低減することはＲｓｇを低減すること
を意味する。ゲート・ソース間チャネル抵抗Ｒ１９は、
二次元電子濃度をＮ１．その移動度をμ、素子のゲート
巾をω９いゲート・ソース間距離をり、、、 Ｔ！ｌ荷
量をｑとすると、 Ｎ嘗 ° ｑ ° μ ゛ ω９ｔ で表される。すなわちデバイス形状一定（Ｌ、Ｊｇ／ω
、ｔ＝一定）のもとでＲｓｇを低減するためには二次元
電子濃度Ｎ、及び移動度μを増加させる必要がある。
チャネル抵抗Ｒ，，９に対してほぼ無視できる程度に小
さいため、Ｒ，を低減することはＲｓｇを低減すること
を意味する。ゲート・ソース間チャネル抵抗Ｒ１９は、
二次元電子濃度をＮ１．その移動度をμ、素子のゲート
巾をω９いゲート・ソース間距離をり、、、 Ｔ！ｌ荷
量をｑとすると、 Ｎ嘗 ° ｑ ° μ ゛ ω９ｔ で表される。すなわちデバイス形状一定（Ｌ、Ｊｇ／ω
、ｔ＝一定）のもとでＲｓｇを低減するためには二次元
電子濃度Ｎ、及び移動度μを増加させる必要がある。
従来構造における二次元電子濃度Ｎ、は、Ｎ−ＡＩＸ
Ｇａｐ−ｘ ＡｓとＧａＡｓの伝導帯不連続をΔＥｃ
、Ｎ−Ａ ＩＸ Ｇａｐ−＋＋ Ａｓのキャリア濃度を
Ｎ、 Ｎ型Ａ’Ｘ ｃａ、−ＸＡｓの誘電率をεとする
と、 Ｎ５＝（２εＮΔＥｃ／ ｑ ） ”” ・・・（２
）で近似的に表現できる。すなわち二次元電子濃度Ｎ、
を増加するためにはキャリア濃度Ｎ及び伝導帯不連続Δ
Ｅｃを増加する必要がある。
Ｇａｐ−ｘ ＡｓとＧａＡｓの伝導帯不連続をΔＥｃ
、Ｎ−Ａ ＩＸ Ｇａｐ−＋＋ Ａｓのキャリア濃度を
Ｎ、 Ｎ型Ａ’Ｘ ｃａ、−ＸＡｓの誘電率をεとする
と、 Ｎ５＝（２εＮΔＥｃ／ ｑ ） ”” ・・・（２
）で近似的に表現できる。すなわち二次元電子濃度Ｎ、
を増加するためにはキャリア濃度Ｎ及び伝導帯不連続Δ
Ｅｃを増加する必要がある。
−カニ次元電子の移動度μは、
μ μＬ μ。
で近似的に表現できる。ここでμ、は格子振動により決
定され、一定温度に対し、一般に有効質量が小さい材料
程大きい傾向にある。またμ、はイオン散乱による移動
度で、一定温度に対し、イオン濃度が少ない程大きくな
る。すなわちμｍはノンドープＧａ’Ａｓ中のイオン濃
度及び二次元電子とＮ−ＡｌＸＧａ、□Ａｓ中のイオン
とのクーロン相互作用により決定される。
定され、一定温度に対し、一般に有効質量が小さい材料
程大きい傾向にある。またμ、はイオン散乱による移動
度で、一定温度に対し、イオン濃度が少ない程大きくな
る。すなわちμｍはノンドープＧａ’Ａｓ中のイオン濃
度及び二次元電子とＮ−ＡｌＸＧａ、□Ａｓ中のイオン
とのクーロン相互作用により決定される。
従来の二次元ヘテロ接合素子においてそのゲート・ソー
ス間チャネル抵抗を低減する場合、以下のような問題点
がある。
ス間チャネル抵抗を低減する場合、以下のような問題点
がある。
すなわちＮ Ａ ＩＸ’Ｃａｔ−ｘ Ａｓ／ＧａＡｓ
ヘテロ接合においては、 ｉ’）Ａ ｌｘ Ｇａｐ−ＸＡｓｊｉにドープされたド
ナーが二次元電子を供給する浅いドナーのみならず深い
準位（ＤＸセンタ）としても作用する。
ヘテロ接合においては、 ｉ’）Ａ ｌｘ Ｇａｐ−ＸＡｓｊｉにドープされたド
ナーが二次元電子を供給する浅いドナーのみならず深い
準位（ＤＸセンタ）としても作用する。
ｉｉ ）伝導帯不連続ΔＥｃはＡ Ｉ Ｘ Ｇ ａ 、
−ｗ Ａ ｓのＡＩ組成比Ｘに依存し、Ｘの増加ととも
に増加するが、Ｘの増加に伴いドナーの活性化エネルギ
も増加し、同一ドーピングレベルに対しキャリア濃度Ｎ
が減少する。それ故単独にΔＥｃのみを増加させること
はできず、同一ドーピングレベルに対しキャリア濃度Ｎ
と伝導帯不連続へＥｃの積が最大となるΔＥＣが存在し
、通常ΔＥｃ＝０．３ｅＶである。ΔＥｃ＝Ｑ、３ｅＶ
の時Ａ ＩＸ Ｇａ、−ＸＡ Ｓ層中にドープされる浅
いドナーの最大値は１×ＩＱ”ｃｍ−３であり、この時
代（２）より算出される二次元電子濃度Ｎ、の最大値は
２ Ｘ １０ ”ｃｍ−”である。
−ｗ Ａ ｓのＡＩ組成比Ｘに依存し、Ｘの増加ととも
に増加するが、Ｘの増加に伴いドナーの活性化エネルギ
も増加し、同一ドーピングレベルに対しキャリア濃度Ｎ
が減少する。それ故単独にΔＥｃのみを増加させること
はできず、同一ドーピングレベルに対しキャリア濃度Ｎ
と伝導帯不連続へＥｃの積が最大となるΔＥＣが存在し
、通常ΔＥｃ＝０．３ｅＶである。ΔＥｃ＝Ｑ、３ｅＶ
の時Ａ ＩＸ Ｇａ、−ＸＡ Ｓ層中にドープされる浅
いドナーの最大値は１×ＩＱ”ｃｍ−３であり、この時
代（２）より算出される二次元電子濃度Ｎ、の最大値は
２ Ｘ １０ ”ｃｍ−”である。
従って、従来の二次元ヘテロ接合素子では寄生抵抗の低
減による性能の向上を十分にできないという問題点があ
った。
減による性能の向上を十分にできないという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、高速電子デバイスの性能をさらに向上できる
二次元ヘテロ接合素子を得ることを目的とする。
たもので、高速電子デバイスの性能をさらに向上できる
二次元ヘテロ接合素子を得ることを目的とする。
この発明に係る二次元ヘテロ接合素子は、二次元ヘテロ
接合の電子供給層としてドーピングによって深い単位を
形成しにくい材料を用い、チャネル層として高い移動度
を有しかつ上記電子供給層に対し伝導帯不連続ΔＥｅを
大きくできる材料を用いるとともに、上記電子供給層と
チャネル層との間に二次元電子と電子供給層中のイオン
とのり−ロン相互作用を小さくするとともに電子供給層
とチャネル層との間の実質的なΔＥｃを大きくできる材
料によるスペサ層を設けたものである。
接合の電子供給層としてドーピングによって深い単位を
形成しにくい材料を用い、チャネル層として高い移動度
を有しかつ上記電子供給層に対し伝導帯不連続ΔＥｅを
大きくできる材料を用いるとともに、上記電子供給層と
チャネル層との間に二次元電子と電子供給層中のイオン
とのり−ロン相互作用を小さくするとともに電子供給層
とチャネル層との間の実質的なΔＥｃを大きくできる材
料によるスペサ層を設けたものである。
この発明においては、電子供給層としてドーピングによ
って深い準位を形成しにくい材料を用い、チャネル層と
して高い移動度を有しかつ上記電子供給層に対し伝導帯
不連続ΔＥｃを大きくできる材料を用いるとともに、上
記電子供給層とチャネル層との間に二次元電子と電子供
給層中のイオンとのクーロン相互作用を小さくするとと
もに電子供給層とチャネル層との間の実質的なΔＥ 、
を大き（できる材料によるスペサ層を設けた構成とした
から、寄生抵抗をより低減することができる。
って深い準位を形成しにくい材料を用い、チャネル層と
して高い移動度を有しかつ上記電子供給層に対し伝導帯
不連続ΔＥｃを大きくできる材料を用いるとともに、上
記電子供給層とチャネル層との間に二次元電子と電子供
給層中のイオンとのクーロン相互作用を小さくするとと
もに電子供給層とチャネル層との間の実質的なΔＥ 、
を大き（できる材料によるスペサ層を設けた構成とした
から、寄生抵抗をより低減することができる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例による二次元ヘテロ接合素子
を示す図、？ｇ２図は第１図の二次元ヘテロ接合素子の
バンド構造を示す図であり、図において、１はＮ−Ｇａ
Ａｓ電子供給層、２はノンドープＩ ｎ、ｃａｌ−、Ａ
ｓチャネル層、３は（頃斜バンドギャップ型ノンドープ
Ａ Ｉ Ｋ Ｇ’ａ ｌ−Ｘ Ａ ｓスペサ層である。
を示す図、？ｇ２図は第１図の二次元ヘテロ接合素子の
バンド構造を示す図であり、図において、１はＮ−Ｇａ
Ａｓ電子供給層、２はノンドープＩ ｎ、ｃａｌ−、Ａ
ｓチャネル層、３は（頃斜バンドギャップ型ノンドープ
Ａ Ｉ Ｋ Ｇ’ａ ｌ−Ｘ Ａ ｓスペサ層である。
次に作用について説明する。
本実施例においては電子供給層として深い準位を形成せ
ずにキャリア濃度を高くできるＮ−ＧａＡｓを用いてい
る。このＮ−ＧａＡｓＪｉの最大キャリア濃度は、ＮＡ
ｌＧａＡｓのそれが前述のようにｌＸｌ０”■弓である
のに対し５Ｘ１０１８ｃｍ −３と大きい。また、チャ
ネル層としてはＮ−ＧａＡｓ電子供給層と伝導帯不連続
を形成できる材料であるノンドープＩ ｎ ｙ Ｇ ａ
＋−ｙ Ａ ｓを用いている。このノンドープＩ ｎ
ｙｃａ、−、ＡＳ層は従来のＧａＡｓによるチャネル層
より２０％以上の移動度の増大が可能な材料である。さ
らに本実施例では電子供給層とチャネル層との間に二次
元電子と電子供給層中のイオンとのクーロン相互作用を
小さくするとともに電子供給層とチャネル層との実質的
なΔＥｃを大きくするために傾斜バンドギャップ型ノン
ドープＡ Ｉ、Ｇａｐ−、Ａｓスペサ層２を設けている
。このスペサ層３の組成比ＸはＩ ｎ、Ｇａｌ−、Ａｓ
チャネル１５２との接合面で最大、ＧａＡｓ電子供給層
ｌとの接合面でｘ＝Ｏとなっており、そのバンドギャッ
プを傾斜させである。このスペサ層３を設けることによ
り電子供給層１とチャネル層２との伝導帯不連続ΔＥｃ
はＡ’Ｘ Ｇａ、−、ＡｓとＧａＡｓの０．３ｅＶに対
し、０゜５ｅＶ程度迄大きくできる。
ずにキャリア濃度を高くできるＮ−ＧａＡｓを用いてい
る。このＮ−ＧａＡｓＪｉの最大キャリア濃度は、ＮＡ
ｌＧａＡｓのそれが前述のようにｌＸｌ０”■弓である
のに対し５Ｘ１０１８ｃｍ −３と大きい。また、チャ
ネル層としてはＮ−ＧａＡｓ電子供給層と伝導帯不連続
を形成できる材料であるノンドープＩ ｎ ｙ Ｇ ａ
＋−ｙ Ａ ｓを用いている。このノンドープＩ ｎ
ｙｃａ、−、ＡＳ層は従来のＧａＡｓによるチャネル層
より２０％以上の移動度の増大が可能な材料である。さ
らに本実施例では電子供給層とチャネル層との間に二次
元電子と電子供給層中のイオンとのクーロン相互作用を
小さくするとともに電子供給層とチャネル層との実質的
なΔＥｃを大きくするために傾斜バンドギャップ型ノン
ドープＡ Ｉ、Ｇａｐ−、Ａｓスペサ層２を設けている
。このスペサ層３の組成比ＸはＩ ｎ、Ｇａｌ−、Ａｓ
チャネル１５２との接合面で最大、ＧａＡｓ電子供給層
ｌとの接合面でｘ＝Ｏとなっており、そのバンドギャッ
プを傾斜させである。このスペサ層３を設けることによ
り電子供給層１とチャネル層２との伝導帯不連続ΔＥｃ
はＡ’Ｘ Ｇａ、−、ＡｓとＧａＡｓの０．３ｅＶに対
し、０゜５ｅＶ程度迄大きくできる。
本実施例による二次元ヘテロ接合素子構造における二次
元電子移動度ばＮ、は、 で表される。ここでＮはＧａＡｓのキャリア濃度、ビは
ノンドープΔ１ＸＧａ、−、Ａｓスペサ層の厚み、ε１
及びε２はそれぞれＧａＡｓ、ＡＩＸ Ｇａ１−ＲＡＳ
の誘電率、ｑは電荷量である。
元電子移動度ばＮ、は、 で表される。ここでＮはＧａＡｓのキャリア濃度、ビは
ノンドープΔ１ＸＧａ、−、Ａｓスペサ層の厚み、ε１
及びε２はそれぞれＧａＡｓ、ＡＩＸ Ｇａ１−ＲＡＳ
の誘電率、ｑは電荷量である。
Ｎを３ Ｘ １０１８ａｍ−”、ΔＥｅ −０，３５ｅ
Ｖ、 ｓ ＋ ／ε、 ＝１．０３とすると、Ｎ ｓ
＝＝２．９ Ｘ １０ ”ａｍ−”となり、従来の１
．５倍のＮ、の増加が期待できる。
Ｖ、 ｓ ＋ ／ε、 ＝１．０３とすると、Ｎ ｓ
＝＝２．９ Ｘ １０ ”ａｍ−”となり、従来の１
．５倍のＮ、の増加が期待できる。
上記計算に用いた数値となるＮ −Ｇ ａ Ａ ｓ ／
Ａ １ｗ Ｇａ１−ｚ Ａｓ／Ｉ ｎ、ＧａＩ−ｙ
Ａｓヘテロ接合を作製した時に得られた値はＮｌ −２
，８Ｘ １０ ”ｃｍ−”、 、＋７ ＝８０００ｃ
ＩＡｖ−’５ｅｃ−’であった。これは、Ｎｓ ＝ ２
Ｘ １０ ”ｃｍ−”、μ＝６０００ｃｒＡｖ−’ｓ
ｅｃ −’なる値をもつ通常のＮ−Ａ ｌＸＧａ、−Ｘ
Ａｓ／ＧａＡｓヘテロ接合素子に対し、式ｉｔ＋からも
明らかなようにＲ１を約１／２に低減するものである。
Ａ １ｗ Ｇａ１−ｚ Ａｓ／Ｉ ｎ、ＧａＩ−ｙ
Ａｓヘテロ接合を作製した時に得られた値はＮｌ −２
，８Ｘ １０ ”ｃｍ−”、 、＋７ ＝８０００ｃ
ＩＡｖ−’５ｅｃ−’であった。これは、Ｎｓ ＝ ２
Ｘ １０ ”ｃｍ−”、μ＝６０００ｃｒＡｖ−’ｓ
ｅｃ −’なる値をもつ通常のＮ−Ａ ｌＸＧａ、−Ｘ
Ａｓ／ＧａＡｓヘテロ接合素子に対し、式ｉｔ＋からも
明らかなようにＲ１を約１／２に低減するものである。
通常のＮ−Ａｌ、ＧａＩ−ｘ Ａｓ／ＧａＡｓヘテロ接
合素子において１２Ｇ）ｌｚにおける雑音指数が１．０
ｄＢであるデバイスと同一構造（ゲート長、電極間隔、
ゲート巾の等しい）のデバイスに本実施例の二次元ヘテ
ロ接合素子を用いた場合、その雑音指数は０．８５ｄＢ
となり、０．１５ｄＢの雑音低減が実現できた。
合素子において１２Ｇ）ｌｚにおける雑音指数が１．０
ｄＢであるデバイスと同一構造（ゲート長、電極間隔、
ゲート巾の等しい）のデバイスに本実施例の二次元ヘテ
ロ接合素子を用いた場合、その雑音指数は０．８５ｄＢ
となり、０．１５ｄＢの雑音低減が実現できた。
このように本実施例の二次元ヘテロ接合素子は、二次元
ヘテロ接合の量子供給層としてドーピングによって深い
準位を形成しにくいＮ−ＧａＡｓを用い、チャネル層と
して高い移動度を有しかつ上記電子供給層に対し伝導帯
不連続ΔＥｃを大きくできるノンドープＩｎ、Ｇａ、□
Ａｓを用いるとともに、上記電子供給層とチャネル層と
の間に二次元電子と電子供給層中のイオンとのクーロン
相互作用を小さくするとともに電子供給層とチャネル層
との間の実質的なΔＥｃを大きくできるノンドープＡ
Ｉ Ｘ Ｇ ａ ｌ−ｘ Ａ Ｓによるスペサ層を設け
た構成としたからその寄生抵抗をより低減することがで
き、デバイスの雑音指数を大幅に低減できる等その性能
向上に大きな効果がある。
ヘテロ接合の量子供給層としてドーピングによって深い
準位を形成しにくいＮ−ＧａＡｓを用い、チャネル層と
して高い移動度を有しかつ上記電子供給層に対し伝導帯
不連続ΔＥｃを大きくできるノンドープＩｎ、Ｇａ、□
Ａｓを用いるとともに、上記電子供給層とチャネル層と
の間に二次元電子と電子供給層中のイオンとのクーロン
相互作用を小さくするとともに電子供給層とチャネル層
との間の実質的なΔＥｃを大きくできるノンドープＡ
Ｉ Ｘ Ｇ ａ ｌ−ｘ Ａ Ｓによるスペサ層を設け
た構成としたからその寄生抵抗をより低減することがで
き、デバイスの雑音指数を大幅に低減できる等その性能
向上に大きな効果がある。
なお、上記実施例では二次元ヘテロ接合を構成する３つ
の異なる材料として、Ｎ −Ｇ ａ Ａ ｓ ／ ＡＩ
Ｘ Ｇａ＋−ｘ Ａｓ／Ｉ ｎ、Ｇａ＋−ｙ Ａｓなる
組み合わせを用いたが、これはＮ−１ｎＰ／Ａ１．１Ｊ
−、Ａ ｓ／ Ｇ ａ、 Ｉ ｎｌ−１’ Ａ ｓ、
Ｎ Ｉ ｎ、ｌＧａ、−、ＡＩ、ＡＳ／ノンドープ
Ａ １． Ｇａ＋−ｇ ＡＳ／ノンドープＩｎＧａ
Ａｓ、Ｎ−ＩｎＸ Ｇａ＋−ｙ＋Ａ １ｙ＋Ａｓ／Ｉ
ｎＸＧａｐ−ｙｚＡｌｙｚＡｓ／Ｉ ｎＧａＡｓ （
ｙｚ ＞Ｙ＋ ）、Ｎ−ＧａＡｓ／Ｚｎ５ｅ／Ｉ ｎ、
ＧａＡｓ、Ｎ−ＧａＡｓ／ＺｎＳ／Ｉ ｎＧａＡｓ等の
組み合わせであってもよ（上記実施例と同様の効果を奏
する。
の異なる材料として、Ｎ −Ｇ ａ Ａ ｓ ／ ＡＩ
Ｘ Ｇａ＋−ｘ Ａｓ／Ｉ ｎ、Ｇａ＋−ｙ Ａｓなる
組み合わせを用いたが、これはＮ−１ｎＰ／Ａ１．１Ｊ
−、Ａ ｓ／ Ｇ ａ、 Ｉ ｎｌ−１’ Ａ ｓ、
Ｎ Ｉ ｎ、ｌＧａ、−、ＡＩ、ＡＳ／ノンドープ
Ａ １． Ｇａ＋−ｇ ＡＳ／ノンドープＩｎＧａ
Ａｓ、Ｎ−ＩｎＸ Ｇａ＋−ｙ＋Ａ １ｙ＋Ａｓ／Ｉ
ｎＸＧａｐ−ｙｚＡｌｙｚＡｓ／Ｉ ｎＧａＡｓ （
ｙｚ ＞Ｙ＋ ）、Ｎ−ＧａＡｓ／Ｚｎ５ｅ／Ｉ ｎ、
ＧａＡｓ、Ｎ−ＧａＡｓ／ＺｎＳ／Ｉ ｎＧａＡｓ等の
組み合わせであってもよ（上記実施例と同様の効果を奏
する。
以上のように、この発明によれば二次元ヘテロ接合素子
において、電子供給′層としてドーピングによって深い
準位を形成しにくい材料を用い、チャネル層として高い
移動度を有しかつ上記電子供給層に対し伝導帯不連続Δ
Ｅ、を大きくできる材料を用いるとともに、上記電子供
給層とチャネル層との間に二次元電子と電子供給層中の
イオンとのクーロン相互作用を小さくするとともに電子
供給層とチャネル層との間の実質的なΔＥｃを大きくで
きる材料によるスペサ層を設けた構成としたから、寄生
抵抗が低減でき、その性能向上を実現できる効果がある
。
において、電子供給′層としてドーピングによって深い
準位を形成しにくい材料を用い、チャネル層として高い
移動度を有しかつ上記電子供給層に対し伝導帯不連続Δ
Ｅ、を大きくできる材料を用いるとともに、上記電子供
給層とチャネル層との間に二次元電子と電子供給層中の
イオンとのクーロン相互作用を小さくするとともに電子
供給層とチャネル層との間の実質的なΔＥｃを大きくで
きる材料によるスペサ層を設けた構成としたから、寄生
抵抗が低減でき、その性能向上を実現できる効果がある
。
第１図はこの発明の一実施例による二次元ヘテロ接合素
子を示す図、第２図は第１図の二次元ヘテロ接合素子の
ハンド構造を示す図、第３図は従来の二次元ヘテロ接合
素子を示す図、第４図は第３図の二次元ヘテロ接合素子
のバンド構造を示す図である。 １はＮ−ＧａＡｓ電子供給層、２はノンドープＩ ｎｙ
Ｇａ＋−ｙ Ａｓチャネル層、３は傾斜バンドギャッ
プＡＩＸ Ｇ ａ Ｉ□Ａｓスペサ層、４は二次元電子
。 なお図中同一符号は同−又は相当部分を示す。
子を示す図、第２図は第１図の二次元ヘテロ接合素子の
ハンド構造を示す図、第３図は従来の二次元ヘテロ接合
素子を示す図、第４図は第３図の二次元ヘテロ接合素子
のバンド構造を示す図である。 １はＮ−ＧａＡｓ電子供給層、２はノンドープＩ ｎｙ
Ｇａ＋−ｙ Ａｓチャネル層、３は傾斜バンドギャッ
プＡＩＸ Ｇ ａ Ｉ□Ａｓスペサ層、４は二次元電子
。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）ノンドープのチャネル層と、該層の構成材料より
高いバンドギャップをもつ構成材料からなるノンドープ
のスペサ層と、上記チャネル構成材料より高くかつ上記
スペサ層構成材料より低いバンドギャップをもつ材料か
らなる不純物がドープされたキャリア供給層とを有し、
上記スペサ層とチャネル層との接合に形成される二次元
電子もしくは二次元正孔を利用する二次元ヘテロ接合素
子であって、 上記キャリア供給層の構成材料はドーピングによって深
い準位が形成されにくい材料であり、上記チャネル層の
構成材料は二次元電子、二次元正孔の移動度が高い材料
であることを特徴とする二次元ヘテロ接合素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012251A JPH088353B2 (ja) | 1988-01-21 | 1988-01-21 | 二次元ヘテロ接合素子 |
| US07/300,262 US4967242A (en) | 1988-01-21 | 1989-01-19 | Heterojunction field effect transistor |
| FR898900695A FR2626407B1 (fr) | 1988-01-21 | 1989-01-20 | Transistor a effet de champ a heterojonction |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012251A JPH088353B2 (ja) | 1988-01-21 | 1988-01-21 | 二次元ヘテロ接合素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187878A true JPH01187878A (ja) | 1989-07-27 |
| JPH088353B2 JPH088353B2 (ja) | 1996-01-29 |
Family
ID=11800144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012251A Expired - Lifetime JPH088353B2 (ja) | 1988-01-21 | 1988-01-21 | 二次元ヘテロ接合素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4967242A (ja) |
| JP (1) | JPH088353B2 (ja) |
| FR (1) | FR2626407B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521404A (en) * | 1992-11-30 | 1996-05-28 | Fujitsu Limited | Group III-V interdiffusion prevented hetero-junction semiconductor device |
| US6049097A (en) * | 1994-07-25 | 2000-04-11 | Nec Corporation | Reliable HEMT with small parasitic resistance |
| JP2002176169A (ja) * | 2000-12-05 | 2002-06-21 | Showa Denko Kk | ＧａＩｎＰ系積層構造体およびそれを用いて作製した電界効果型トランジスタ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5038187A (en) * | 1989-12-01 | 1991-08-06 | Hewlett-Packard Company | Pseudomorphic MODFET structure having improved linear power performance at microwave frequencies |
| US5270798A (en) * | 1990-02-20 | 1993-12-14 | Varian Associates, Inc. | High electron mobility transistor |
| JP2786327B2 (ja) * | 1990-10-25 | 1998-08-13 | 三菱電機株式会社 | ヘテロ接合電界効果トランジスタ |
| JP2924239B2 (ja) * | 1991-03-26 | 1999-07-26 | 三菱電機株式会社 | 電界効果トランジスタ |
| US6462361B1 (en) | 1995-12-27 | 2002-10-08 | Showa Denko K.K. | GaInP epitaxial stacking structure and fabrication method thereof, and a FET transistor using this structure |
| US6160274A (en) * | 1996-04-18 | 2000-12-12 | The United States Of America As Represented By The Secretary Of The Army | Reduced 1/f low frequency noise high electron mobility transistor |
| US6079000A (en) * | 1997-12-30 | 2000-06-20 | Unisys Corporation | XPC backup for in-process audit |
| US6350999B1 (en) * | 1999-02-05 | 2002-02-26 | Matsushita Electric Industrial Co., Ltd. | Electron-emitting device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928383A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 半導体装置 |
| JPS61230379A (ja) * | 1985-04-05 | 1986-10-14 | Nec Corp | 半導体装置 |
| JPS61294873A (ja) * | 1985-06-24 | 1986-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタ |
| JPS6390173A (ja) * | 1986-10-02 | 1988-04-21 | Nec Corp | ヘテロ接合型電界効果トランジスタ |
| JPS63250863A (ja) * | 1987-04-08 | 1988-10-18 | Sharp Corp | 電界効果型半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4695857A (en) * | 1983-06-24 | 1987-09-22 | Nec Corporation | Superlattice semiconductor having high carrier density |
| JPS60263475A (ja) * | 1984-06-12 | 1985-12-26 | Sony Corp | 半導体装置 |
| FR2600821B1 (fr) * | 1986-06-30 | 1988-12-30 | Thomson Csf | Dispositif semi-conducteur a heterojonction et double canal, son application a un transistor a effet de champ, et son application a un dispositif de transductance negative |
| US4827320A (en) * | 1986-09-19 | 1989-05-02 | University Of Illinois | Semiconductor device with strained InGaAs layer |
-
1988
- 1988-01-21 JP JP63012251A patent/JPH088353B2/ja not_active Expired - Lifetime
-
1989
- 1989-01-19 US US07/300,262 patent/US4967242A/en not_active Expired - Fee Related
- 1989-01-20 FR FR898900695A patent/FR2626407B1/fr not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928383A (ja) * | 1982-08-10 | 1984-02-15 | Nec Corp | 半導体装置 |
| JPS61230379A (ja) * | 1985-04-05 | 1986-10-14 | Nec Corp | 半導体装置 |
| JPS61294873A (ja) * | 1985-06-24 | 1986-12-25 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果型トランジスタ |
| JPS6390173A (ja) * | 1986-10-02 | 1988-04-21 | Nec Corp | ヘテロ接合型電界効果トランジスタ |
| JPS63250863A (ja) * | 1987-04-08 | 1988-10-18 | Sharp Corp | 電界効果型半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521404A (en) * | 1992-11-30 | 1996-05-28 | Fujitsu Limited | Group III-V interdiffusion prevented hetero-junction semiconductor device |
| US6049097A (en) * | 1994-07-25 | 2000-04-11 | Nec Corporation | Reliable HEMT with small parasitic resistance |
| JP2002176169A (ja) * | 2000-12-05 | 2002-06-21 | Showa Denko Kk | ＧａＩｎＰ系積層構造体およびそれを用いて作製した電界効果型トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2626407A1 (fr) | 1989-07-28 |
| JPH088353B2 (ja) | 1996-01-29 |
| US4967242A (en) | 1990-10-30 |
| FR2626407B1 (fr) | 1990-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
| JPH03256336A (ja) | 高電子移動度トランジスタ | |
| JPS6255315B2 (ja) | ||
| US5105241A (en) | Field effect transistor | |
| JPH06140624A (ja) | ショットキー接合素子 | |
| US4605945A (en) | Semiconductor device | |
| US5151757A (en) | Heterojunction field-effect transistor | |
| US4967242A (en) | Heterojunction field effect transistor | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPH0312769B2 (ja) | ||
| JPH03286540A (ja) | 速度変調型電界効果トランジスタ | |
| JPH01143270A (ja) | 半導体装置 | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JPH0243341B2 (ja) | ||
| JP3054216B2 (ja) | 半導体装置 | |
| JPS6330788B2 (ja) | ||
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JP2687664B2 (ja) | 電界効果トランジスタ | |
| JPS6276565A (ja) | 電界効果型トランジスタ | |
| JP2761211B2 (ja) | 半導体装置 | |
| JPH0261149B2 (ja) | ||
| JPH05315365A (ja) | 電界効果トランジスタ | |
| JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS6317563A (ja) | 半導体装置 |