JPH01187969A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH01187969A JPH01187969A JP63012977A JP1297788A JPH01187969A JP H01187969 A JPH01187969 A JP H01187969A JP 63012977 A JP63012977 A JP 63012977A JP 1297788 A JP1297788 A JP 1297788A JP H01187969 A JPH01187969 A JP H01187969A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion layers
- diffusion layer
- iil
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置およびその製造方法、特にＩＩＬ
素子をバイポーラトランジスタと同時に製造することが
できる半導体装置とその製造方法に関するものである。
素子をバイポーラトランジスタと同時に製造することが
できる半導体装置とその製造方法に関するものである。
従来の技術
従来、アイソレーション拡散領域を必要とせず、素子面
積を節約した集積度の高いインテグレーテッド インジ
ェクション ロジック（以下、ＩＩＬと記す）構造の論
理回路素子がある。第２図はこの構造の一例を示す断面
図である。Ｐ型シリコン基板１の上のＮ型エピタキシャ
ル層２との間に、Ｎ型埋込層３を形成し、絶縁膜４をマ
スクとして、前記Ｎ型埋込層３の周囲にＮ１カラー拡散
層５ａを同Ｎ型埋込層３に達する深さで形成する。次に
、Ｐ型のＩＩＬインジェクタ６ａとＰ型ベース拡散層６
ｂとをＮ型エピタキシャル層２に互いに分離して形成し
、横方向ＰＮＰ ）ランジスタＴ１を形成する。次に、
Ｐ型ベース拡散層６ｂの中にＮ型コレクター拡散層７を
形成して、縦方向ＮＰＮ トランジスタＴ２を形成する
。そして、その後、Ｎ型コレクター拡散層７に接触した
配線金属層９を形成し、二酸化シリコン膜４を含む全面
に表面安定化の為の保護膜１０を順次形成して、ＩＩＬ
素子を完成する。
積を節約した集積度の高いインテグレーテッド インジ
ェクション ロジック（以下、ＩＩＬと記す）構造の論
理回路素子がある。第２図はこの構造の一例を示す断面
図である。Ｐ型シリコン基板１の上のＮ型エピタキシャ
ル層２との間に、Ｎ型埋込層３を形成し、絶縁膜４をマ
スクとして、前記Ｎ型埋込層３の周囲にＮ１カラー拡散
層５ａを同Ｎ型埋込層３に達する深さで形成する。次に
、Ｐ型のＩＩＬインジェクタ６ａとＰ型ベース拡散層６
ｂとをＮ型エピタキシャル層２に互いに分離して形成し
、横方向ＰＮＰ ）ランジスタＴ１を形成する。次に、
Ｐ型ベース拡散層６ｂの中にＮ型コレクター拡散層７を
形成して、縦方向ＮＰＮ トランジスタＴ２を形成する
。そして、その後、Ｎ型コレクター拡散層７に接触した
配線金属層９を形成し、二酸化シリコン膜４を含む全面
に表面安定化の為の保護膜１０を順次形成して、ＩＩＬ
素子を完成する。
発明が解決しようとする課題
このような従来の構造のＩＩＬ素子は通常のバイポーラ
ＮＰＮ トランジスタと同時に作られる。ＩＩＬ素子に
おいて、Ｎ型エピタキシャル層２はトランジスタＴ２の
エミッタであると同時に、トランジスタＴ１のベースで
もあるので、トランジスタＴ＋のエミッタ注入効率を下
げないため、高不純物濃度にすることは許されず、せい
ぜい１０ ”ａｔｏｍ／ ｃｎｆ程度である。このため
、トランジスタＴ２を逆方向トランジスタとして動作さ
せる場合、エミッタ注入効率は悪く、エミッタ接地電流
増幅率ｈＦＥは、通常、３〜１０と小さい。そのために
、コレクター７からのファンアウト（Ｆａｎｏｕｔ）を
多数個とることは不可能である。さらに、電流増幅率ｈ
Ｆ、Ｅを低下させないために、トランジスタＴ２のベー
ス拡散層６ｂは比較的低不純物濃度に押えられ、よって
、ベース抵抗が大きくなり、スイッチング速度が低下す
る。さらにバイポーラトランジスタのスイッチング速度
を上げるために、ベースにドリフト電界を生ずるように
濃度勾配をつけているので、逆方向動作として使用する
ＩＩＬ素子においてはこれが逆ドリフト電界となって、
キャリアの拡散時間が長（、蓄積時間も加わり、スイッ
チング速度が低下するという問題がある。
ＮＰＮ トランジスタと同時に作られる。ＩＩＬ素子に
おいて、Ｎ型エピタキシャル層２はトランジスタＴ２の
エミッタであると同時に、トランジスタＴ１のベースで
もあるので、トランジスタＴ＋のエミッタ注入効率を下
げないため、高不純物濃度にすることは許されず、せい
ぜい１０ ”ａｔｏｍ／ ｃｎｆ程度である。このため
、トランジスタＴ２を逆方向トランジスタとして動作さ
せる場合、エミッタ注入効率は悪く、エミッタ接地電流
増幅率ｈＦＥは、通常、３〜１０と小さい。そのために
、コレクター７からのファンアウト（Ｆａｎｏｕｔ）を
多数個とることは不可能である。さらに、電流増幅率ｈ
Ｆ、Ｅを低下させないために、トランジスタＴ２のベー
ス拡散層６ｂは比較的低不純物濃度に押えられ、よって
、ベース抵抗が大きくなり、スイッチング速度が低下す
る。さらにバイポーラトランジスタのスイッチング速度
を上げるために、ベースにドリフト電界を生ずるように
濃度勾配をつけているので、逆方向動作として使用する
ＩＩＬ素子においてはこれが逆ドリフト電界となって、
キャリアの拡散時間が長（、蓄積時間も加わり、スイッ
チング速度が低下するという問題がある。
本発明は、このような問題を解決するもので、消費電力
およびスイッチング速度ともに優れた特性を有するＩＩ
Ｌ素子を工程数を増すことなく、バイポーラトランジス
タとほぼ同一の製造方法で同時に製造することができる
半導体装置および製造方法を提供するものである。
およびスイッチング速度ともに優れた特性を有するＩＩ
Ｌ素子を工程数を増すことなく、バイポーラトランジス
タとほぼ同一の製造方法で同時に製造することができる
半導体装置および製造方法を提供するものである。
課題を解決するための手段
この問題点を解決するために、本発明は、縦方向ＮＰＮ
）ランジスタのコレクター領域の直下の° エミッタ領
域のみに高濃度のＮ型拡散層をＮ＋カラー拡散層形成の
時にいっしょに形成するものである。
）ランジスタのコレクター領域の直下の° エミッタ領
域のみに高濃度のＮ型拡散層をＮ＋カラー拡散層形成の
時にいっしょに形成するものである。
作用
この構成によって、工程を増すことなく、縦方向ＮＰＮ
）ランジスタのエミッタの不純物濃度が増加して、エミ
ッタ接地電流増幅率ｈＦＥが向上する。
）ランジスタのエミッタの不純物濃度が増加して、エミ
ッタ接地電流増幅率ｈＦＥが向上する。
実施例
以下に本発明の一実施例を第１図（ａ）〜（ｄ）の工程
順断面図を参照して詳しく説明する。
順断面図を参照して詳しく説明する。
第１図（ａ）に示すように、Ｐ型シリコン基板１の上に
Ｎ型埋込層３を入れてＮ型エピタキシャル層２を成長す
る。次に、二酸化シリコン膜４ａを成長後、Ｎ型埋込層
３の外端周囲およびその内側に、環状および任意の数の
点在の開口窓を設け、この開口窓を通じてＮ十カラー・
ＩＩＬエミッタ拡散層５を形成する。
Ｎ型埋込層３を入れてＮ型エピタキシャル層２を成長す
る。次に、二酸化シリコン膜４ａを成長後、Ｎ型埋込層
３の外端周囲およびその内側に、環状および任意の数の
点在の開口窓を設け、この開口窓を通じてＮ十カラー・
ＩＩＬエミッタ拡散層５を形成する。
次に、第１図（ｂ）に示すように、前述の二酸化シリコ
ン膜４ａを除去後、あらたに二酸化シリコン膜４ｂを成
長し、前記のＩＩＬエミッタ拡散層５を含む領域で選択
的に開口を形成し、熱拡散法により、ボロンを拡散導入
して、Ｐ型インジェクタ６ａとＰ型ベース拡散層６ｂと
を各々独立して形成する。
ン膜４ａを除去後、あらたに二酸化シリコン膜４ｂを成
長し、前記のＩＩＬエミッタ拡散層５を含む領域で選択
的に開口を形成し、熱拡散法により、ボロンを拡散導入
して、Ｐ型インジェクタ６ａとＰ型ベース拡散層６ｂと
を各々独立して形成する。
次に、第１図（Ｃ）に示すように所定の数の開口窓を形
成してイオン注入により、リンを注入し、Ｎ型コレクタ
ー拡散層７を形成する。その後、表面にＣＶＤ膜８を形
成し、拡散工程を完了する。
成してイオン注入により、リンを注入し、Ｎ型コレクタ
ー拡散層７を形成する。その後、表面にＣＶＤ膜８を形
成し、拡散工程を完了する。
次に、第１図（ｄ）に示すように、電極取り出し窓を食
刻形成し、その位置に、おのおの、配線金属層９を形成
し、さらに、この全面を保護膜１０で被覆し、ＩＩＬ素
子を内蔵した半導体装置が完成する。
刻形成し、その位置に、おのおの、配線金属層９を形成
し、さらに、この全面を保護膜１０で被覆し、ＩＩＬ素
子を内蔵した半導体装置が完成する。
第２図（ａ）は、縦方向ＮＰＮトランジスタの活性領域
の濃度プロファイルであり、同図（ｂ）は、比較のため
に示した第２図示従来例装置のそれである。第２図（ａ
）かられかるように、Ｎ十カラー拡散層を形成する際に
縦方向ＮＰＮ トランジスタのエミッタ領域にもＮ＋層
を入れることにより、エミッタ不純物濃度の増加を果た
すことができる。
の濃度プロファイルであり、同図（ｂ）は、比較のため
に示した第２図示従来例装置のそれである。第２図（ａ
）かられかるように、Ｎ十カラー拡散層を形成する際に
縦方向ＮＰＮ トランジスタのエミッタ領域にもＮ＋層
を入れることにより、エミッタ不純物濃度の増加を果た
すことができる。
発明の効果
本発明によれば、ＩＩＬ素子構造での縦方向ＮＰＮ ト
ランジスタのエミッタ不純物濃度が増加して、エミッタ
接地電流増幅率ｈＦＥが向上する。
ランジスタのエミッタ不純物濃度が増加して、エミッタ
接地電流増幅率ｈＦＥが向上する。
また不活性領域のベース不純物濃度は前述の理由により
比較的高（することができ、スイッチング速度が向上す
る。
比較的高（することができ、スイッチング速度が向上す
る。
第１図（ａ）〜（ｄ）は本発明の一実施例の半導体装置
およびその製造方法を説明するための工程順断面図、第
２図（ａ） 、 （ｂ）は実施例、従来例の各々の縦方
向ＮＰＮトランジスタの活性領域の不純物濃度プロファ
イル、第３図は従来のＩＩＬ素子の断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型
エピタキシャル層、３・・・・・・Ｎ型埋込層、４・・
・・・・二酸化シリコン膜、５・・・・・・Ｎ＋カラー
ＩＩＬエミッタ拡散層、５ａ・・・・・・Ｎ十カラー拡
散層、６ａ・・・・・・Ｐ型・ＩＩＬインジェクタ、６
ｂ・・・・・・Ｐ型ベース拡散層、７・・・・・・Ｎ型
コレクター拡散層、８・・・・・・ＣＶＤ膜、９・・・
・・・配線金属層、１０・・・・・・保護膜。 第２図 （ａン
（ｂ）′ｓ ３ 図
およびその製造方法を説明するための工程順断面図、第
２図（ａ） 、 （ｂ）は実施例、従来例の各々の縦方
向ＮＰＮトランジスタの活性領域の不純物濃度プロファ
イル、第３図は従来のＩＩＬ素子の断面図である。 １・・・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型
エピタキシャル層、３・・・・・・Ｎ型埋込層、４・・
・・・・二酸化シリコン膜、５・・・・・・Ｎ＋カラー
ＩＩＬエミッタ拡散層、５ａ・・・・・・Ｎ十カラー拡
散層、６ａ・・・・・・Ｐ型・ＩＩＬインジェクタ、６
ｂ・・・・・・Ｐ型ベース拡散層、７・・・・・・Ｎ型
コレクター拡散層、８・・・・・・ＣＶＤ膜、９・・・
・・・配線金属層、１０・・・・・・保護膜。 第２図 （ａン
（ｂ）′ｓ ３ 図
Claims (2)
- （１）半導体基板にＩＩＬ（７）Ｎ＾＋カラー拡散層と
、複数箇所のエミッタ拡散層と、前記エミッタ拡散層を
含む所定領域のベース領域と、インジェクタと、前記ベ
ース領域中の前記複数箇所のエミッタ拡散層の各真上に
コレクター拡散層とをそなえた半導体装置。 - （２）半導体基板表面上の所定の部分の絶縁膜を開口し
、一導電型不純物を拡散する工程と、前記一導電型不純
物を拡散した領域を含む、それ以外の領域の絶縁膜を開
口し反対導電型の不純物を拡散する工程と、前記一導電
型不純物を拡散した領域の真上の領域の絶縁膜を開口し
、同一導電型不純物を拡散する工程とを有する半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012977A JPH01187969A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012977A JPH01187969A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187969A true JPH01187969A (ja) | 1989-07-27 |
Family
ID=11820283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012977A Pending JPH01187969A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187969A (ja) |
-
1988
- 1988-01-22 JP JP63012977A patent/JPH01187969A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| GB1263127A (en) | Integrated circuits | |
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| US3770519A (en) | Isolation diffusion method for making reduced beta transistor or diodes | |
| US3575742A (en) | Method of making a semiconductor device | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| KR100267898B1 (ko) | 머어지드단일폴리실리콘바이폴라npn트랜지스터구조물및제조방법 | |
| JPS61134036A (ja) | 半導体集積回路の製造方法 | |
| KR970010016B1 (ko) | 반도체장치의 제조방법 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| KR100242381B1 (ko) | 반도체 소자 제조방법 | |
| JP2000232111A (ja) | 半導体装置の製造方法 | |
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05109748A (ja) | 半導体装置およびその製造方法 | |
| JPS63288055A (ja) | 半導体装置 | |
| JPS63140561A (ja) | 半導体集積回路の製造方法 | |
| JPS633461A (ja) | 半導体装置 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0235470B2 (ja) | ||
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPH05109745A (ja) | 半導体装置 | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH09275154A (ja) | 半導体装置及びその製造方法 | |
| JP2002076132A (ja) | 半導体装置およびその製造方法 |