JPH01188964A - 記憶アクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の処理装置からの記憶装置アクセス要求
を処理する記憶アクセス制御装置に関し、特に記憶装置
上に一定間隔で配置された複数要素へのアクセス要求を
処理する装置に関する。

〔従来の技術〕

従来、この種の記憶アクセス制御装置は、複数の処理装
置からの記憶装置アクセス要求を受付けると、優先順位
をとって選択したアクセス要求を逐次処理して制御を簡
単化していた。特に、ある処理装置からのアクセス要求
が記憶装置上に一定間隔で配置されている複数の要素に
対するアクセス要求であると、先頭要素のアドレスと要
素間距離から順にアドレスを作成して、要素数分の記憶
装置アクセス要求を繰返し、この処理中は他の記憶装置
アクセス要求を処理しない一括処理を行なっていた。

〔発明が解決しようとする問題点〕

上述のような従来の記憶アクセス制御装置の一括処理方
式によれば、インタリーブ式多バンク構成の記憶装置上
に連続して配置されている複数の要素に対するアクセス
では毎タロツクサイクル記憶装置アクセス要求送出がで
きるのでメモリ転送性能を上げるためには効果的である
。しかし要素間のバンク距離が記憶装置のバンク数の倍
数であると、全要素が同一バンクに格納されているため
１要素毎にバンクサイクル時間待合せながら記憶装置に
アクセス要求を送出しなければならず、このような場合
も全要素の処理が終了するまで他の記憶装置アクセス要
求を処理しないで一括処理をしていた。最近の大型計算
機、特に科学技術計算用の計算機では複数の処理装置を
有し、各処理装置はバイブライン方式を採用し、マシン
クロックサイクルも短縮化して並列処理炭を高めようと
する傾向にあり、バンクサイクル時間のクロック数は相
対的に大きな値をしめるようになってきている。そのた
め要素数が多いと（バンクサイクル時間×（要素数−１
））分の時間すべてを、ある処理装置の要求処理が占め
、その間たった１つのバンクしかアクセスされないにも
かかわらず、他処理装置の記憶装置アクセス要求が待た
されシステム的に処理効率が低下してしまう。

〔問題点を解決するための手段〕

本発明の記憶アクセス制御装置は、 互いに独立にアクセス可能なＭ個のバンクから構成され
、バンク順にアドレス付けがなされた記憶装置に対して
、複数の処理装置からの該記憶装置アクセス要求を受け
優先制御を行なって逐次処理する記憶アクセス制御装置
において、前記記憶装置上に一定間隔で配置された複数
要素へのアクセス要求を一括処理要求として処理する一
括処理手段と、 一定間隔で記憶装置上に配置された複数要素へのアクセ
ス要求の要素間距離が０または一定数以上のＭの約数あ
るいは倍数であることを検出する距離検出手段と、 該距離検出手段において要素間距離が０または一定数以
上のＭの約数あるいは倍数であることを検出した記憶装
置アクセス要求一括処理中に別処理装置より記憶装置ア
クセス要求が発生し、前記距離検出手段において要素間
距離が０または一定数以上のＭの約数あるいは倍数であ
ることが検出されなかった場合、実行中の一括処理を中
断し別処理装置からの記憶装置アクセス要求を優先して
処理するように一括処理手段を制御する制御手段を有し
ている。

Ｃ作用〕 要素間距離がＯまたは一定数以上のＭの約数あるいは倍
数である記憶装置アクセス要求を一括処理中に別の処理
装置より要素間距離が０または一定数以上のＭの約数あ
るいは倍数でない記憶装置アクセス要求または単一デー
タアクセス要求があっな場合、一括処理を中断して、こ
れらのアクセス要求を処理することにより、メモリアク
セス要求処理のバランスを保ち、システム全体の処理効
率を高めることができる。

〔実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の記憶アクセス制御装置の一実施例を示
すブロック図、第２図は本実施例のタイムチャートであ
る。

本実施例はレジスタ１〜６と距離検出回路７゜８と一括
処理回路１０．１１と要求制御回路２ｏと選択回路３０
と記憶装置４０とにより構成されている。

記憶装置４０は、８個のバンクで構成され、バイト単位
のアドレスでアクセスされ、各バンクのアクセスデータ
幅は１バイトである。レジスタ１゜２．３はプロセッサ
Ａ（図示せず）からの記憶装置アクセス要求に対応し、
レジスタ４，５．６はプロセッサＢ（図示せず）からの
記憶装置アクセス要求に対応している。レジスタ１と４
はアドレス情報がセットされ、保持するレジスタで、記
憶装置アクセス要求が単一データアクセス要求の場合は
そのアドレスがセットされ、等間隔で配置された複数要
素アクセス要求の場合は、その先頭要素のアドレスがセ
ットされ保持し、それぞれデータ線１０１．１０４より
アドレス情報を送出する。レジスタ２と５は等間隔で配
置された複数要素の要素間距離がセットされ保持するレ
ジスタであり、それぞれデータ線１０２．１０５より送
出する。単一データアクセス要求の場合は“Ｏ”がセッ
トされる。

レジスタ３と６は等間隔で配置された複数要素の要素数
がセットされ保持するレジスタで、それぞれデータ線１
０３．１０６より送出する。単一データアクセス要求の
場合は“１”がセットされる。

距離検出回路７と８は同一構成で、それぞれデータ線１
０３．１０６より供給される要素数が２個以上、かつそ
れぞれデータ線１０２．１（１５より供給される要素間
距離が“Ｏ”または“８”の倍数であることを検出する
回路で、それぞれデータ線１０７゜１０８より検出信号
値“１”を送出し、検出しなかった場合は信号値“０”
を送出する。

一括処理回路ｌＯと１１は同一構成で、それぞれデータ
線１０１．１０４より供給される先頭アドレス、データ
線１０２．１０５から供給される要素間距離、データ線
１０３．１０６より供給される要素数から、等間隔で記
憶装置４０上に配置されている複数要素のアドレスを順
に作成し、一括処理する回路で、それぞれデータ線２０
１．２０２から供給される処理開始信号で一括処理を開
始し、それぞれデータ線２５１゜２５３から記憶装置ア
クセスアドレスを送出する。

一括処理回路ＩＯと１１でのアドレス生成は次のように
行なわれる。単一データアクセスや等間隔配置データア
クセスの初回のアドレスはデータ線１０１、１０４より
供給されるアドレスをそのまま送出する。等間隔配置デ
ータアクセスの２回目のアドレスはデータ線１０１．１
０４より供給されるアドレスにデータ線１０２．１０５
より供給される要素間距離を加算してその結果を送出す
る。３回目以降は前回の加算結果に要素間距離を加算し
てその結果を送出する。処理中はデータ線２５０．２５
２からコード化された処理中であることを示す信号を送
出し、全要素数分の処理が終了するとコード化された処
理終了信号を送出する。処理終了はデータ線１０３゜１
０６より供給される要素数を要素数カウンタにセットし
、アドレスを送出するごとにカウントダウンして“Ｏ”
になったことによって判断する。

また、一括処理回路１０．１１はデータ線２１１，２１
２から供給される処理中断信号で処理を一時中断するこ
とが可能で、処理中断信号を受けた時点で処理中のアド
レス送出後中断する。処理の再開はデータ線２０１．２
０２から供給される処理再開信号で指示される。単一デ
ータアクセスの場合は要素数が１個の場合と同じ処理を
する。

要求制御回路２０はそれぞれデータ線１５０．１５１か
ら供給されるそれぞれプロセッサＡ、Ｂからの記憶装置
アクセス要求信号を受け、どちらか一方のプロセッサの
要求を選択して、選択した方のプロセッサの処理開始信
号をそれぞれデータ線２１１゜２１２から送出する回路
である。データ線１５０．１５１より供給される要求信
号には単一データアクセスと等間隔配置データアクセス
を区別する要求コマンドも含まれている。プロセッサＡ
を選択するかＢを選択するかは次のような規則で行なわ
れる。

まず、データ線２５０または２５２から処理終了信号が
供給されていてどちらのプロセッサの要求処理も終了し
ている場合は、時間的に先に要求を受けた方のプロセッ
サを選択する。同時に要求を受付けた場合は表１に示す
論理に基づいて選択を行なう。表１の“等間隔”は等間
隔配置データアクセス要求を示し、“単一”は単一デー
タアクセス要求を示している。

例えば、単一データアクセス要求同志が競合した場合は
プロセッサＡの要求が優先される。単一データアクセス
要求と等間隔配置データアクセス要求が競合した場合は
、単一データアクセス要求のプロセッサが優先される。

等間隔配置データアクセス要求同志が競合した場合は要
素間距離が０または８の倍数でない方のアクセス要求元
プロセッサが優先される。両方とも要素間距離が０また
は８の倍数であったり、両方ともそうではなかった場合
はプロセッサＡが優先される。プロセッサＡを選択した
場合はデータ線２０１から、プロセッサＢを選択した場
合はデータ線２０２から処理開始信号を送出する。

次に、表２を参照して、一方のプロセッサの要求処理中
に他方のプロセッサからの要求があった場合の要求制御
回路２０の動作を説明する。

どち６か一方のプロセッサの等間隔配置データアクセス
要求処理中で対応する距離検出回路７または８から要素
間距離が０または８の倍数であることを示す検出信号値
“１”がデータ線１０７または１０８から供給されてい
る場合に、もう一方のプロセッサからのアクセス要求が
単一データアクセス要求や要素間距離がＯまたは８の倍
数以外の等間隔配置データアクセス要求であると、実行
中の処理を中断してもう一方のプロセッサのアクセス要
求処理開始信号をデータ線２０１または２０２から送出
する。プロセッサＡへの処理中断信号はデータ線２１１
から、プロセッサＢの処理中断信号はデータ線２１２か
ら送出する。中断後もう一方の処理が終了するとデータ
線２５０または２５２から処理終了信号が供給され、こ
れを受けて中断していたプロセッサの処理再開信号をデ
ータ線２０１または２０２から送出する。その他の場合
に処理の中断はない。

要求制御回路２０は上述の動作すべてにおいて処理開始
信号を送出したほうのプロセッサの記憶装置アクセスア
ドレスを選択するようデータ線２２０から選択信号を送
出する。この信号により選択回路３０はデータ線２５１
および２５３から供給されるプロセッサＡおよびＢの記
憶装置アクセスアドレスを選択し、データ線３００から
記憶装置４０へ送出する。

次に、本実施例の動作を第２図のタイムチャートにより
説明する。

時刻ｔ１：データ線１５０よりプロセッサＡのアクセス
要求が要求制御回路２０に与えられ、それと同時にレジ
スタ１に先頭アドレス ”＋００“が、レジスタ２に要素間距離１６が、レジス
タ３に要素数”１”がそれぞれセットされる。

時刻ｔ２：距離検出回路７において要素間距離“１６”
が８の倍数であることを検出し、要求制御回路２０に検
出信号を出力する。

時刻ｔ、：要求制御回路２０は、他のアクセス要求がな
いので一括処理回路１０に処理開始信号を送出する。一
括処理回路１０は、先頭アドレス“１００”から順にア
ドレスを生成しては送出し、送出するごとに要素数をカ
ウントダウンして行く。

時刻ｔ４：プロセッサへの３回目のアクセス要求処理中
にプロセッサＢから単一データアクセス要求があり、レ
ジスタ４にアドレス“３１４”、レジスタ６に要素数“
１”がセットされる。

時刻ｔ５：要求制御回路２０は処理中のプロセッサＡの
アクセス要求における要素間距離が８の倍数であるから
、一括処理回路１０に処理中断信号を送出する。処理中
断信号を受けた一括処理回路１０は４回目のアドレスを
送出したところで処理を中断する。

時刻ｔ６：要求制御回路２０は一括処理回路１１に処理
開始信号を送出する。

時刻ｔフ：一括処理回路１１はアドレス“３１４“を送
出し、要素数カウンタをカウントダウンするが、要素数
０になったので処理終了信号を要求制御回路２０に送出
する。

時刻ｔ８：要求制御回路２０は一括処理回路１０に処理
再開信号を送出する。一括処理回路１０は５回目のアド
レス“１６４”から再び順にアドレスを生成して送出し
、送出するごとに要素数カウンタをカウントダウンする
。

時刻ｔ９ニー括処理回路ＩＯは要素数がＯになったので
処理終了信号を送出する。

〔発明の効果〕

以上説明したように本発明は、複数の処理装置からの記
憶装置アクセス要求を受け優先制御を行なって逐次処理
する記憶アクセス制御装置において、ある処理装置から
の、要素間距離がメモリバンク数の約数あるいは倍数の
等間隔配置データアクセス要求を一括処理中に他の処理
装置から単一データのアクセス要求があった場合、一括
処理を中断して単一データのアクセス要求を処理するこ
とにより、各処理装置のメモリアクセス要求処理のバラ
ンスを保ち、システム全体の処理効率を高めることがで
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の記憶アクセス制御装置の一実施例を示
すブロック図、第２図は第１図の実施例の動作を説明す
るタイミングチャートである。 １．２．３，４，５．６・・・・レジスタ、７．８・・
・・距離検出回路、 １０、１１・・・・一括処理回路、 ２０・・・・・・・・要求制御回路、 ３０・・・・・・・・選択回路、 ４０・・・・・・・・記憶装置。

Claims (1)

1. 【特許請求の範囲】 互いに独立にアクセス可能なＭ個のバンクから構成され
   、バンク順にアドレス付けがなされた記憶装置に対して
   、複数の処理装置からの該記憶装置アクセス要求を受け
   優先制御を行なって逐次処理する記憶アクセス制御装置
   において、 前記記憶装置上に一定間隔で配置された複数要素へのア
   クセス要求を一括処理要求として処理する一括処理手段
   と、 一定間隔で記憶装置上に配置された複数要素へのアクセ
   ス要求の要素間距離が０または一定数以上のＭの約数あ
   るいは倍数であることを検出する距離検出手段と、 該距離検出手段において要素間距離が０または一定数以
   上のＭの約数あるいは倍数であることを検出した記憶装
   置アクセス要求一括処理中に別処理装置より記憶装置ア
   クセス要求が発生し、前記距離検出手段において要素間
   距離が０または一定数以上のＭの約数あるいは倍数であ
   ることが検出されなかった場合、実行中の一括処理を中
   断し別処理装置からの記憶装置アクセス要求を優先して
   処理するように一括処理手段を制御する制御手段を有す
   ることを特徴とする記憶アクセス制御装置。