JPH01189745A - メモリ書込み方式 - Google Patents
メモリ書込み方式Info
- Publication number
- JPH01189745A JPH01189745A JP63015106A JP1510688A JPH01189745A JP H01189745 A JPH01189745 A JP H01189745A JP 63015106 A JP63015106 A JP 63015106A JP 1510688 A JP1510688 A JP 1510688A JP H01189745 A JPH01189745 A JP H01189745A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- write
- data
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011084 recovery Methods 0.000 abstract description 5
- 230000006378 damage Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリ誤書込みをした時のメモリ修復方式に関
し、特にメモリ書込みに対するチエツクの結果がメモリ
書込みの終了より後に出る場合のメモリ誤書込み修復方
式に関する。
し、特にメモリ書込みに対するチエツクの結果がメモリ
書込みの終了より後に出る場合のメモリ誤書込み修復方
式に関する。
従来、メモリ誤書込みを防ぐ方式としてメモリアクセス
するためにメモリに送られてきたコマンドやアドレス、
データのパリティ・チエツクやコマンド正当性チエツク
を行い、もしエラーが存在したらメモリ書込みを抑止し
てメモリの内容が破壊されないようにしていヘ −２−、ン また、メモリ誤書込みを検出する方式としてメモリアク
セスしようとする手段を二重化してその手段が要求した
メモリ書込みに誤りがなかったかを比較チエツクしてい
た。
するためにメモリに送られてきたコマンドやアドレス、
データのパリティ・チエツクやコマンド正当性チエツク
を行い、もしエラーが存在したらメモリ書込みを抑止し
てメモリの内容が破壊されないようにしていヘ −２−、ン また、メモリ誤書込みを検出する方式としてメモリアク
セスしようとする手段を二重化してその手段が要求した
メモリ書込みに誤りがなかったかを比較チエツクしてい
た。
上述した従来のメモリ誤書込みに対する方式では、パリ
ティ・チエツク方式の場合はメモリに書込みをしようと
する手段が誤ったコマンド、アドレス、データを送って
きても定義されているコマンドであったり正しいパリテ
ィであった場合はパリティ・チエツクの時にエラーを検
出できずメモリ誤書込みを許してしまい、その後でメモ
リ書込みに誤りがあったことを検出しても書込む前のメ
モリデータは失われてしまっていた。
ティ・チエツク方式の場合はメモリに書込みをしようと
する手段が誤ったコマンド、アドレス、データを送って
きても定義されているコマンドであったり正しいパリテ
ィであった場合はパリティ・チエツクの時にエラーを検
出できずメモリ誤書込みを許してしまい、その後でメモ
リ書込みに誤りがあったことを検出しても書込む前のメ
モリデータは失われてしまっていた。
また、メモリアクセスしようとする手段を二重化してメ
モリ誤書込みを検出する方式でもメモリにエラー信号が
届くのがメモリ書込みを終了した後では書込む前のデー
タを修復することはできなかった。
モリ誤書込みを検出する方式でもメモリにエラー信号が
届くのがメモリ書込みを終了した後では書込む前のデー
タを修復することはできなかった。
みを行い、その後回等かのエラーを発生して命令再試行
しようとしてもメモリの内容を書き換えてしまっている
ため再試行不可能になるという場合が多かった。
しようとしてもメモリの内容を書き換えてしまっている
ため再試行不可能になるという場合が多かった。
メモリを持ちメモリに対してデータ書込みを行う装置に
おいて、メモリと、メモリのデータ書込み時にメモリ書
込みが行われるアドレスとそのアドレスにメモリ書込み
が行われる前に保持されていたデータを格納する退避レ
ジスタと、メモリ書込みをしようとする手段からメモリ
書込み要求を受付は要求されたメモリ書込みを実行し、
また書き戻し信号が入力されると退避レジスタに格納さ
れている退避アドレスと退避データを取込み退避アドレ
スで示されるメモリのアドレスに退避データを書込むメ
モリアクセス制御回路と、メモリアクセス制御回路に要
求したメモリ書込みに誤りが存在したことが発見された
時にその誤りを発見した手段からくるエラー信号を入力
してメモリアクセス制御回路に書き戻し信号を送出する
修復制御・Ｐ（′−・ −４，、ｉ ＋ 回路とを有している。
おいて、メモリと、メモリのデータ書込み時にメモリ書
込みが行われるアドレスとそのアドレスにメモリ書込み
が行われる前に保持されていたデータを格納する退避レ
ジスタと、メモリ書込みをしようとする手段からメモリ
書込み要求を受付は要求されたメモリ書込みを実行し、
また書き戻し信号が入力されると退避レジスタに格納さ
れている退避アドレスと退避データを取込み退避アドレ
スで示されるメモリのアドレスに退避データを書込むメ
モリアクセス制御回路と、メモリアクセス制御回路に要
求したメモリ書込みに誤りが存在したことが発見された
時にその誤りを発見した手段からくるエラー信号を入力
してメモリアクセス制御回路に書き戻し信号を送出する
修復制御・Ｐ（′−・ −４，、ｉ ＋ 回路とを有している。
次に、本発明について簡単な図面を参照して説明する。
第１図は本発明の一実施例の７７７２図である。
第１図に示したメモリ誤書込み修復方式は、メモリ１と
、メモリアクセス制御回路２と、退避レジスタ３と、修
復制御回路４とを有して構成されている。
、メモリアクセス制御回路２と、退避レジスタ３と、修
復制御回路４とを有して構成されている。
次に、本発明の一実施例の動作について説明する。メモ
リ読出しの場合は本発明と直接関係しな 、いので、こ
こではメモリ書込みの場合について説明する。図示され
ていないメモリ書込みをしようとする手段は、メモリ書
込みを行うためにコマンド信号線１０１にメモリ書込み
を表すコマンドを、アドレス信号線１０２にメモリアド
レスを、データ信号線１０３に書込みデータを出力して
メモリアクセス制御回路２に送出する。これらの信号を
受取ったメモリアクセス制御回路２は、まずアドレス信
号線１０２から送られてきさアドレスをメモリアドレス
信号線２０２に出力し、書込み有効信号２０１にオフに
する。すると、メモリ１はメモリアドレス信号線２０２
で示されるアドレスのデータを読出しデータ信号線３０
３に出力する。
リ読出しの場合は本発明と直接関係しな 、いので、こ
こではメモリ書込みの場合について説明する。図示され
ていないメモリ書込みをしようとする手段は、メモリ書
込みを行うためにコマンド信号線１０１にメモリ書込み
を表すコマンドを、アドレス信号線１０２にメモリアド
レスを、データ信号線１０３に書込みデータを出力して
メモリアクセス制御回路２に送出する。これらの信号を
受取ったメモリアクセス制御回路２は、まずアドレス信
号線１０２から送られてきさアドレスをメモリアドレス
信号線２０２に出力し、書込み有効信号２０１にオフに
する。すると、メモリ１はメモリアドレス信号線２０２
で示されるアドレスのデータを読出しデータ信号線３０
３に出力する。
このタイミングでメモリアクセス制御回路１は退避信号
３０１を出力し、これを受けた退避レジスタ３はメモリ
アドレス信号線２０２に出力されているアドレスと読出
しデータ信号線３０３に出力されているデータを退避ア
ドレス、退避データとして格納する。その後、メモリア
クセス制御回路２はデータ信号線１０３から送られてき
た書込みデータを書込みデータ信号線２０３に出力し、
書込み有効信号２０１をオンにする。書込み有効信号２
０１がオンになることで、メモリｌはメモリアドレス信
号線２０２で示されるアドレスに書込みデータ信号線２
０３から送られてきたデータを書込む。その後メモリア
クセス制御回路２は書込み有効信号２０１をオフにし、
メモリ書込みに誤りが検出されなければ書込み動作は以
上で終了する。
３０１を出力し、これを受けた退避レジスタ３はメモリ
アドレス信号線２０２に出力されているアドレスと読出
しデータ信号線３０３に出力されているデータを退避ア
ドレス、退避データとして格納する。その後、メモリア
クセス制御回路２はデータ信号線１０３から送られてき
た書込みデータを書込みデータ信号線２０３に出力し、
書込み有効信号２０１をオンにする。書込み有効信号２
０１がオンになることで、メモリｌはメモリアドレス信
号線２０２で示されるアドレスに書込みデータ信号線２
０３から送られてきたデータを書込む。その後メモリア
クセス制御回路２は書込み有効信号２０１をオフにし、
メモリ書込みに誤りが検出されなければ書込み動作は以
上で終了する。
もし、メモリ書込み動作が終了した後でメモリ書込み動
作に何等かの誤りが検出されれば、例えばメモリ書込み
をしようとする手段が二重化されていてメモリ１がデー
タ書込みをおこなっている時に２つの手段の間の動作比
較を行って要求したメモリ書込みにエラーがあったこと
を検出した場合、または、メモリ書込みをしようとする
手段がソフトウーア命令実行中にメモリ書込みを行った
後回等かのエラーを検出して命令再試行しようとした場
合、エラーを検出した手段はエラー信号５０４を出力す
る。これを受けた修正制御回路４はメモリアクセス制御
回路２に書き戻し信号４０１を出力する。書き戻し信号
４０１を受取ったメモリアクセス制御回路２は、退避レ
ジスタ３が格納している退避アドレスを退避アドレス信
号線４０２から、退避データを退避データ信号線４０３
から取込み、それぞれメモリアドレス線２０２．書込み
データ信号線２０３に出力する。そして、書込み有効信
号２０１をオンにして、退避アドレスで示されるメモリ
１のアドレスに退避データを書込む。
作に何等かの誤りが検出されれば、例えばメモリ書込み
をしようとする手段が二重化されていてメモリ１がデー
タ書込みをおこなっている時に２つの手段の間の動作比
較を行って要求したメモリ書込みにエラーがあったこと
を検出した場合、または、メモリ書込みをしようとする
手段がソフトウーア命令実行中にメモリ書込みを行った
後回等かのエラーを検出して命令再試行しようとした場
合、エラーを検出した手段はエラー信号５０４を出力す
る。これを受けた修正制御回路４はメモリアクセス制御
回路２に書き戻し信号４０１を出力する。書き戻し信号
４０１を受取ったメモリアクセス制御回路２は、退避レ
ジスタ３が格納している退避アドレスを退避アドレス信
号線４０２から、退避データを退避データ信号線４０３
から取込み、それぞれメモリアドレス線２０２．書込み
データ信号線２０３に出力する。そして、書込み有効信
号２０１をオンにして、退避アドレスで示されるメモリ
１のアドレスに退避データを書込む。
これでメモリ書込みを行う前のデータが修復され、メモ
リ誤書込みによるメモリデータの破壊を防ぐことができ
る。
リ誤書込みによるメモリデータの破壊を防ぐことができ
る。
以上説明したように本発明のメモリ誤書込み修復方式は
、メモリ書込が終了した後にそのメモリ書込みに誤りが
あったことが検出されても書込みが行われる前のデータ
を戻すことができるので、メモリ誤書込みによるデータ
の破壊を防ぐことができ、そのためメモリ書込みを伴う
ソフトウェアの命令実行中にエラーが発生した時でも命
令の再試行を行える確率が高くなるといった効果がある
。
、メモリ書込が終了した後にそのメモリ書込みに誤りが
あったことが検出されても書込みが行われる前のデータ
を戻すことができるので、メモリ誤書込みによるデータ
の破壊を防ぐことができ、そのためメモリ書込みを伴う
ソフトウェアの命令実行中にエラーが発生した時でも命
令の再試行を行える確率が高くなるといった効果がある
。
第１図は本発明の一実施例のブロック図である。
１・・・・・・メモリ、２・・・・・・メモリアクセス
制御回路、３・・・・・・退避レジスタ、４・・・・・
・修復制御回路。 代理人 弁理士 内 原 音
制御回路、３・・・・・・退避レジスタ、４・・・・・
・修復制御回路。 代理人 弁理士 内 原 音
Claims (1)
- 【特許請求の範囲】 メモリを持ちメモリに対してデータ書込みを行う装置に
おいて、 メモリと、 前記メモリのデータ書込み時にメモリ書込みが行われる
アドレスと該アドレスにメモリ書込みが行われる前に保
持されていたデータを格納する退避レジスタと、 メモリ書込みをしようとする手段からメモリ書込み要求
を受付け要求されたメモリ書込みを実行し、また書き戻
し信号が入力されると前記退避レジスタに格納されてい
る退避アドレスと退避データを取込み退避アドレスで示
されるメモリのアドレスに退避データを書込むメモリア
クセス制御回路と、 前記メモリアクセス制御回路に要求したメモリ書込み誤
りが存在したことが発見された時にその誤りを発見した
手段からくるエラー信号を入力して前記メモリアクセス
制御回路に書き戻し信号を送出する修復制御回路とを有
することを特徴とするメモリ誤書込み修復方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015106A JPH01189745A (ja) | 1988-01-25 | 1988-01-25 | メモリ書込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015106A JPH01189745A (ja) | 1988-01-25 | 1988-01-25 | メモリ書込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189745A true JPH01189745A (ja) | 1989-07-28 |
Family
ID=11879583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015106A Pending JPH01189745A (ja) | 1988-01-25 | 1988-01-25 | メモリ書込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998037510A1 (en) * | 1997-02-21 | 1998-08-27 | Rohm Co., Ltd. | Ic card |
-
1988
- 1988-01-25 JP JP63015106A patent/JPH01189745A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998037510A1 (en) * | 1997-02-21 | 1998-08-27 | Rohm Co., Ltd. | Ic card |
| US6454172B1 (en) | 1997-02-21 | 2002-09-24 | Rohm Co., Ltd. | IC card having a display for displaying a response state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020124129A1 (en) | Method for using RAM buffers with multiple accesses in flash-based storage systems | |
| JPH01189745A (ja) | メモリ書込み方式 | |
| JPH0316655B2 (ja) | ||
| JPH0652065A (ja) | メモリ制御回路 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPH04125753A (ja) | メモリのオンライン診断方式 | |
| JP2998282B2 (ja) | メモリ装置 | |
| JPH10247157A (ja) | トランザクション処理システムおよびそのリカバリ方法 | |
| JPH05108493A (ja) | メモリ制御方式 | |
| JPS603769A (ja) | エラ−回復方法 | |
| JPS6043541B2 (ja) | デ−タ処理装置 | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPS6227424B2 (ja) | ||
| JPH0520215A (ja) | 情報処理装置 | |
| JPH04153754A (ja) | 記憶制御方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH039433A (ja) | 情報処理装置 | |
| JPH05324487A (ja) | メモリ制御システム | |
| JPS6156537B2 (ja) | ||
| JPS61173360A (ja) | 不揮発メモリのデ−タ保護方式 | |
| JPH03105630A (ja) | エラー訂正システム | |
| JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
| JPH0553844A (ja) | 情報処理装置 | |
| JPH04343154A (ja) | メモリ装置 | |
| JPS6320641A (ja) | メモリアクセス方式 |