JPH01194001A - 修理時のメモリ内容の移管装置 - Google Patents

修理時のメモリ内容の移管装置

Info

Publication number
JPH01194001A
JPH01194001A JP63017439A JP1743988A JPH01194001A JP H01194001 A JPH01194001 A JP H01194001A JP 63017439 A JP63017439 A JP 63017439A JP 1743988 A JP1743988 A JP 1743988A JP H01194001 A JPH01194001 A JP H01194001A
Authority
JP
Japan
Prior art keywords
memory
contents
repair
processor
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63017439A
Other languages
English (en)
Inventor
Yoshimasa Kagawa
香川 好正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP63017439A priority Critical patent/JPH01194001A/ja
Publication of JPH01194001A publication Critical patent/JPH01194001A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Safety Devices In Control Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は保守時において数値制御装置に格納されたメモ
リ内容を一時記憶させて保管しておく修理時のメモリ内
容の移管装置に関する。
(従来の技術) 種々の工作情報のデータが記憶されるICメモリを備え
た数値制御装置の故障を復旧する場合には、故障修理用
のプリント基板を準備し、故障部分のプリント基板と交
換することにより数値制御装置の修理が行われる。
この際、故障したプリント基板内にバッテリバックアッ
プされたICメモリがある場合は、修理の事前にメモリ
内容を別の記憶媒体に一時記憶させて退避させ、新規の
プリント基板に交換後、該プリント基板に退避させたメ
モリ内容を穆して数値制御装置を復旧させている。
このようなバッテリバックアップされたメモリ内容には
、システムパラメータ、工具補正データ、プログラマブ
ルコントローラ(pc)パラメータ、加ニブログラムな
どの重要な情報が多数台まれており、交換後のプリント
基板にこれらのデータをすべて完全に穆して復元させる
必要がある。
このため、数値制御装置の有するR5−2320インタ
フエイスなどのデータ入/出力手段により、例えば紙テ
ープ、フロッピィディスクなどの記憶媒体に一時記憶さ
せておき、交換後の新規のプリント基板にこれらデータ
を再[R5−2320インタフエイスを経由して転送し
、メモリ内容の復元を行っている。
(発明が解決しようとする課題) 上述の復元方法ではR3−232Cインタフ工イス機能
を用いるため、数値制御装置の大部分の機能が正常に動
作し得る状態にないとメモリ内容の復元が行えないとい
う問題が生じている。
例えばプロセッサ、ROM%RAM、R3−232Cイ
ンタフエイス、キーボードインタフェイス、CRTイン
タフェイスなどが、数値制御装置の故障修理の際にすべ
て正常に動作しているという機会は非常に少なく、した
がって多くの場合は予め記録しであるデータを基として
手操作による入力となり、記録が古くてデータが新しく
修正されていない場合には専門家以外ではメモリの復元
ができないという欠点がある。
本発明はこのような問題に鑑みてなされたものであり、
その目的は数値制御装置の保守時に、格納されたメモリ
内容を別に設けた装置に移して退避させようとする保守
時のメモリ内容の移管装置を提供するにある。
(課題を解決するための手段) 本発明によれば、バッテリバックアップされたメモリを
備えた数値制御装置の修理時に前記メモリの記憶内容を
一時移管させ、修理後の数値制御装置のメモリに前記記
憶内容を戻して復元せしめる修理時のメモリ内容の移管
装置において、修理時の数値制御装置のプロセッサを休
止させて接続されたバスを解放させる解放手段と、別に
プロセッサおよび読出/書込自在のメモリを備え前記解
放されたバスを介して修理前の数値制御装置のメモリの
記憶内容を書込むとともに該記憶内容を読出して修理後
のメモリに移管する制御手段とを備えた修理時のメモリ
内容の移管装置が提供される。
(作用) 数値制御装置の修理時はプロセッサを休止させて解放さ
れたバスを利用して、バッテリバックアップされたメモ
リの記憶内容を移管装置のメモリに格納しておき、修理
後は交換された新規プリント基板のメモリに前記バスを
用いて記憶内容を転送して復元させる作用がある。
(実施例) つぎに本発明の実施例について図面を用いて詳細に説明
する。
図面は本発明の一実施例と数値制御装置とを接続させた
構成ブロック図であり、1は数値制御装置の修理時のメ
モリ内容の移管装置で、2は数値制御装置(NC)で被
修理用のものである。
まずNC2において、20はプロセッサ(CPU)、2
2はリードオンリメモリ(ROM)、23はワーク用の
ランダムアクゼスメモリ(RAM)、24はデータ記憶
用のRAMであり、バッテリ25はRAM24のメモリ
内容を保持するバックアップ用の電源である。
26はキーボード27のインタフェイスとなるキーボー
ドインタフェイス、28は表示装置29のインタフェイ
スとなるCRTインタフェイス、30はR5−232C
インタ7エイステI 10機器31のインタフェイスと
なるもの、サーボ制御装置32はサーボアンプ33を介
して工作機械を駆動するモータ34を制御するもので、
モータ34からはフィードバック回路(FB)がサーボ
制御装置32に接続されている。
36はバスであり、CPU20と上記の各種メモリや各
種のインタフェイスなどとを接続し、アドレス、データ
やリード/ライト(R/W)信号などを送受するもので
ある。37はパワーオンリセット21からの信号を移管
装置1に送る信号ラインであり、38はHALT信号を
CPU20に送る制御ラインで、+5Vl子の電圧が抵
抗Rを介してCPU20に加えられている。モして十電
圧が加わった”1”の状態ではCPU20は正常のプロ
セッサ作動を行い、バス36にて接続された上記のメモ
リやインタフェイスをアクセスするように作動するが、
制御ライン38が接地されて”0”の状態となるとCP
U20はプロセッサ作動を休止してバス36が解放とな
るよう構成されている。
つぎに移管装置1はNC2の故障修理時にコネクタ15
によりNC2のコネクタ35と接続して前記のRAM2
4に格納されたメモリ内容を一時退避させて移管してお
き、NC2の修理完了後はメモリ内容をNC2に戻して
復元させるものである。そして10はCPUでメモリ内
容の一時退避および復元を制御するプロセッサ、11は
ROMでCPUl0のプログラムを格納するメモリ、1
2はRAMでCPUl0のワーク用メモリ、13は一時
記憶用メモリでバッテリバックアップされたRAMある
いは電気的に消去の可能なPROMなどが用いられてい
る。14はインタフェイスであり、記憶内容の退避用釦
スィッチA、復元用釦スィッチBを有し、それぞれデー
タ記憶用のRAM24の記憶内容の退避作動や復元作動
時に操作するスイッチであり、Lはこれらの作動中を表
示するランプである。
なお、CPUl0と各種の素子とはバス16によりそれ
ぞれ接続されている。
つぎにこのように構成された本実施例の作動を説明する
通富は図示のNC2は移管装置1とはコネクタ35によ
り切離されており、この状態では制御ライン38には抵
抗Rを介して十電圧が加わるので“1″となり、NC2
に電源が投入されてパワーオンリセット21が解除され
ると、CPU20はバス36により接続された各種のメ
モリ、インクフェイスをアクセスして数値制御装置とし
て作動する。
NC2の制御部のプリント基板が故障して新規プリント
基板に交換の必要が生じた場合は、まず−旦電源を断に
して図示のようにコネクタ35にコネクタ15を介して
移管装置1を接続する。
ついでNC2に電源を供給すると、制御ライン38はコ
ネクタ15側で接地されているため”0”となり、パワ
ーオンリセット21の解除後もCPU20は休止となり
バス36が解放される。そしてバス36はコネクタ15
を介してバス16によりCPUl0に接続されてその制
御信号を送受することになる。
この状態にて移管装置1の退避用釦スィッチAが操作さ
れると、CPUl0はデータ記憶用のRAM24のバッ
テリバックアップされたメモリ内容を1アドレスずつ読
出し、−時記憶メモリ13に格納するとともに、ランプ
Lを点灯して退避動作中であることを表示する。そして
全領域のメモリ内容がRAM24から一時記憶メモリ1
3に移管されるとランプLが消灯となり、B管終了が示
される。
移管が終了になると、保守作業者は一旦NC2の電源を
断にして、制御部のプリント基板を新規のプリント基板
と交換後、移管装置1を接続してNC2の電源を投入す
る。
この場合も制御ライン38はコネクタ15側にて接地の
ため、CPU20は休止となりバス36に接続された各
種の素子はCPUl0の制御を受けることになる。そし
て、移管装置1の復元用釦スィッチBが操作されると、
CPU20は一時記憶メモリ13のメモリ内容を1アド
レスずつ読出して、新規のRAM24に格納するよう制
御指令を発するとともにランプLを点灯して復元動作中
であることを表示する。そしてメモリ内容がすべて一時
記憶メモリ13からRAM24に8されて復元されると
ランプLが消灯となる。
つぎに保守作業者はNC2の電源を断にして、コネクタ
35とコネクタ15との接続を開放することにより、C
PU20への制御ライン38は抵抗Rを介して十電源が
加わり”1”となり、NC2の電源投入後はCPU20
は正常なプロセッサ作動を行うことになる。
以上、本発明を上述の一実施例によって説明したが、本
発明の主旨の範囲内で種々の変形が可能であり、これら
を本発明の範囲から排除するものではない。
(発明の効果) 本発明によれば、NCの修理時には移管装置を接続し、
NCのプロセッサの作動を停止させて解放されたバスを
使用して移管装置のメモリにNCのデータ記憶用RAM
の記憶内容をすべて格納させ、NCの修理後は格納した
記憶内容を新規の記憶用RAMに移して復元させるので
、従来のようなNCのR3−232Cインタフエイスを
使用することなくデータの転送が行えるため、データバ
ス、アドレスバス、R/W制御の信号線だけが正常に作
動すればNCのデータ記憶用RAMの記憶内容は十分に
復元できる効果がある。
したがってNCの大部分の構成素子が正常でないとメモ
リ内容が復元できないという従来のシステムに比較する
と、保守作業の大幅な改善効果が得られる。
【図面の簡単な説明】
図面は本発明の一実施例と数値制御装置とを接続させた
構成ブロック図である。 1・・・移管装置、2・・・数値制御装置、10・・・
プロセッサ、13・・・−時記憶用メモリ、20・・・
プロセッサ、24・・・データ記憶用のRAM、25・
・・バッテリ、36・・・バス、38・・・制御ライン

Claims (4)

    【特許請求の範囲】
  1. (1)バッテリバックアップされたメモリを備えた数値
    制御装置の修理時に前記メモリの記憶内容を一時移管さ
    せ、修理後の数値制御装置のメモリに前記記憶内容を戻
    して復元せしめる修理時のメモリ内容の移管装置におい
    て、修理時の数値制御装置のプロセッサを休止させて接
    続されたバスを解放させる解放手段と、別にプロセッサ
    および読出/書込自在のメモリを備え前記解放されたバ
    スを介して修理前の数値制御装置のメモリの記憶内容を
    書込むとともに該記憶内容を読出して修理後のメモリに
    移管する制御手段とを備えたことを特徴とする修理時の
    メモリ内容の移管装置。
  2. (2)前記解放手段は数値制御装置のプロセッサのホル
    ト信号を接地して該プロセッサの作動を休止せしめる請
    求項(1)記載の修理時のメモリ内容の移管装置。
  3. (3)前記読出/書込自在のメモリはバッテリバックア
    ップされたRAMを用いた請求項(1)記載の修理時の
    メモリ内容の移管装置。
  4. (4)前記読出/書込自在のメモリは電気的に消去自在
    なPROMを用いた請求項(1)記載の修理時のメモリ
    内容の移管装置。
JP63017439A 1988-01-29 1988-01-29 修理時のメモリ内容の移管装置 Pending JPH01194001A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63017439A JPH01194001A (ja) 1988-01-29 1988-01-29 修理時のメモリ内容の移管装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63017439A JPH01194001A (ja) 1988-01-29 1988-01-29 修理時のメモリ内容の移管装置

Publications (1)

Publication Number Publication Date
JPH01194001A true JPH01194001A (ja) 1989-08-04

Family

ID=11944057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63017439A Pending JPH01194001A (ja) 1988-01-29 1988-01-29 修理時のメモリ内容の移管装置

Country Status (1)

Country Link
JP (1) JPH01194001A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985642B2 (ja) * 2006-02-24 2012-07-25 富士通株式会社 初期診断プログラムの管理装置、管理方法およびプログラム
JP2018190116A (ja) * 2017-05-01 2018-11-29 ファナック株式会社 システムおよびコネクタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775307A (en) * 1980-10-27 1982-05-11 Omron Tateisi Electronics Co Programmable logical controller
JPS5798003A (en) * 1980-12-11 1982-06-18 Mitsubishi Electric Corp Control device for 1 loop controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775307A (en) * 1980-10-27 1982-05-11 Omron Tateisi Electronics Co Programmable logical controller
JPS5798003A (en) * 1980-12-11 1982-06-18 Mitsubishi Electric Corp Control device for 1 loop controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4985642B2 (ja) * 2006-02-24 2012-07-25 富士通株式会社 初期診断プログラムの管理装置、管理方法およびプログラム
JP2018190116A (ja) * 2017-05-01 2018-11-29 ファナック株式会社 システムおよびコネクタ

Similar Documents

Publication Publication Date Title
JPS605024B2 (ja) 情報処理方式
JP3550210B2 (ja) 産業用ロボットにおけるソフトウェア更新方法
JP3284772B2 (ja) 給湯器
JPH03288208A (ja) 数値制御装置
JP3499363B2 (ja) 電気車の情報伝送装置
JPS63175949A (ja) 電子ジヤ−ナル制御方式
JPH1145105A (ja) Cnc装置のデータのバックアップ方式
JPH064228A (ja) 半導体ディスク装置
JP2767668B2 (ja) 電気機器
JPH1063586A (ja) 情報処理装置
EP0351434A1 (en) Method and apparatus for program loading
JPH05265873A (ja) コンピューターの補助記憶装置
JP4811685B2 (ja) 制御用コントローラ
JPS5931267A (ja) エレベ−タ−の制御装置
DE4135812A1 (de) Zeitgeber- bzw. rtc-indexregistersteueranordnung und rtc-indexregistersteuerverfahren
JP2003076564A (ja) 制御プログラムの転送機能を有する制御回路および制御プログラムの転送用不揮発性メモリ
JPS6128124B2 (ja)
JPH03164954A (ja) 電子ディスクサブシステム
JP2000089915A (ja) ディスクアレイ装置
JPS61210453A (ja) デ−タ記憶装置
JPS60160447A (ja) プログラマブルコントロ−ラ
KR20000010811U (ko) 통신장비의 데이터 백업장치
JP2908274B2 (ja) Cpuボード
KR940005585Y1 (ko) 오프라인 프로그램이 가능한 초소형 프로그래머
JPH06266509A (ja) ハードディスクのメンテナンス方法