JPH01194354A

JPH01194354A - 半導体光検出装置

Info

Publication number: JPH01194354A
Application number: JP63018346A
Authority: JP
Inventors: Akinaga Yamamoto; 晃永山本; Masaharu Muramatsu; 雅治村松; Mitsuaki Kageyama; 光昭影山; Hitoshi Asai; 浅井　仁
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1988-01-28
Filing date: 1988-01-28
Publication date: 1989-08-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、位置検出装置あるいは光学的文字読取装置等
に用いられる固体撮像装置の光電変換部および光信号読
出部として機能する半導体光検出装置に関するものであ
る。

〔従来の技術〕

第３図は、プラズマ結合型半導体装置（ＰＣＤ：Ｐｌａ
ｓｍａ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ　）を走査用の
シフトレジスタとして用いた固体撮像装置の光検出部（
半導体光検出装置）を示すものであり、同図（Ａ）は平
面図、同図（Ｂ）はそのｂ−ｂ断面図、同図（Ｃ）は等
価回路図である。

ｎ型シリコン基板１の表面には、高濃度のｎ型半導体層
２．５およびｐ型半導体層３．４が形成されており、ｐ
型半導体層３．４はｎ型半導体層２．５よりも深く形成
されている。ｎ型シリコン基板１とｐ型半導体層４とで
フォトダイオード７が構成され、ｎ型半導体層３．４お
よびｎ型半導体層５によりそれぞれをコレクタ、エミッ
タ、ベースとするｐｎｐ）ランジスタ８が構成されてい
る。信号線９は、図示省略したＰＣＤシフトレジスタか
らのアドレス信号Ｓをｐｎｐトランジスタ８のベースす
なわちｎ型半導体層５に伝えるための信号線であり、信
号線１０は信号電荷を外部に取り出すための信号線であ
る。符号１１で示した容量は、フォトダイオード７の接
合容ｆａ　ｃ　ｐｈであり、符号１２で示した抵抗は、
外付けされた負荷抵抗Ｒ、である。なお、”ＢＣは、ｎ
型半導体層２とグランドとの間に与える直流バイアスで
ある。

この半導体光検出装置では、フォトダイオード７によっ
て光電変換された信号電荷が、−時的にフォトダイオー
ド接合容量１１に蓄えられる。このときアドレス信号Ｓ
（ハイレベルからローレベルへの負極性パルス）がｐｎ
ｐ　）ランジスタ８のベースすなわちｎ型半導体層５に
与えられれば、フォトダイオード接合容量１１に蓄えら
れていた信号電荷は負荷抵抗１２に流れ出す。

この信号読み出し動作をさらに詳細にみると次のように
なる。アドレス信号Ｓがｎ型半導体層５に与えられると
、ｎ型半導体層５とｎ型シリコン基板ｌとの電圧の差は
、両者によっていわゆるハイ・ロー接合が形成されてい
るため、はとんどｎ型半導体層５下のｎ型シリコン基板
１で消費される。そのため、ｎ型半導体層５の直下部の
ｎ型シリコン基板１（以下、チャネルＨと言う）の電位
がｎ型シリコン基板１の他の部分よりも低くなり、ｎ型
半導体層４からｎ型シリコン基板１に注入される信号電
荷はチャネルＨに集中する。そして、その内の大部分は
ｎ型半導体層５に流入することなくｎ型半導体層３に流
れ込み、出力信号に寄与するのである。

〔発明が解決しようとする課題〕

ところで、ｎ型半導体層４とチャネルＨで構成されるｐ
ｎ接合を考えるとき、フォトダイオード接合容量１１に
十分に信号電荷が蓄積されていて両者間の電位差が大き
ければ直列抵抗は小さく、信号電荷を高速に読み出すこ
とができる。しかし、ｎ型半導体層４とチャネルＨとの
間の電位差が小さいと直列抵抗が大きくなり、信号電荷
の読出速度は急速に低下する。

そのため、１回の読み出し動作を考えたとき、ｎ型半導
体層４に蓄積されていた電荷が読み出される過程で徐々
にｎ型半導体層４とチャネルＨの間の電位差が小さくな
り読出速度が低下する。したがって、続出速度の高速化
には限界がある。

また、１画素の読出時間は予め設定する必要があるが、
露光量が急激に変化したとき等には、フォトダイオード
接合容量１１に蓄えられた信号電荷を予め設定した読出
時間内にすべて読み出すことができなくなる場合が生じ
、出力の追従が悪くなる等の問題があった。

本発明の課題は、このような問題点を解消することにあ
る。

〔課題を解決するための手段〕

上記課題を解決するために、本発明の半導体光検出装置
は、光電変換部であるフォトダイオードを構成する第２
導電型半導体領域をソースとしこの領域と一体に半導体
基板表面に形成された同一導電型（第２導電型）半導体
領域をドレインとしこれらソース・ドレイン領域の境界
部にソース・ドレイン領域よりも浅く形成された第１導
電型半導体領域をゲートとする接合ゲート型電界効果ト
ランジスタを光信号読出部とするものである。また、ソ
ース領域がドレイン領域を囲むように平面配置されてい
るものである。

〔作用〕

ゲートに与える印加電圧を変化させることによりゲート
直下の空乏層の拡がりを狭くすると、光電変換によりソ
ース領域に蓄積された信号電荷がドレインへ素早く流れ
出す。また、ソース領域がドレイン領域を囲むように平
面配置されていれば、ゲート幅を広くとることができチ
ャネル抵抗が低くなって、信号電荷の読み出し時間がさ
らに短くなる。

〔実施例〕

第１図は本発明の一実施例を示す図であり、同図（Ａ）
は平面図、同図（Ｂ）はそのｂ−ｂ断面図、同図（Ｃ）
は等価回路図である。なお、第３図と同一または相当部
分には同一の符号を付してその詳細な説明は省略する。

ｎ型シリコン基板１の表面には、ｎ型半導体層２１．２
２．２４およびｎ型半導体層２．２３が拡散により形成
されている。ｎ型半導体層２１．２２．２４はｎ型半導
体層２．２３よりも深く形成されているが、不純物濃度
はｎ型半導体層２．２３の方が高い。なお、同図（Ｂ）
かられかるように、ｎ型半導体層２１．２２．２４は一
体に形成された領域である。

構造的には、ｎ型半導体層２２をソース、ｎ型半導体層
２１をドレイン、ｎ型半導体層２３をゲートとする接合
ゲート型電界効果トランジスタ２６となっており、ｎ型
半導体層２４がそのチャネル領域となっている。また、
ｎ型シリコン基板ｌとｎ型半導体層２２で作られるｐｎ
接合を利用してフォトダイオード２５が構成されている
。同図（Ｃ）に符号２７で示した容量は、フォトダイオ
ード２５の接合容ｆｆｉ　Ｃ、ｈである。

つぎに、本実施例の動作を説明する。

接合ゲート型電界効果トランジスタ２６のゲートである
ｎ型半導体層２３に加えられるアドレス信号Ｓがハイレ
ベルのときは、ｎ型半導体層２３とｎ型半導体層２１．
２２．２４とで形成されるｐｎ接合は逆バイアス状態と
なり、ｎ型半導体層２４には空乏層が拡がる。したがっ
て、フォトダイオード２５によって光電変換された信号
電荷は、−時的にフォトダイオード接合容量２７に蓄え
られる。この状態で、信号線９を介して送られてくるア
ドレス信号Ｓ（ハイレベルからローレベルへの負極性パ
ルス）が接合ゲート型電界効果トランジスタ２６のゲー
トであるｎ型半導体層２３に加えられると、ｎ型半導体
層２３とｎ型半導体層２１．２２．２４とで形成される
ｐｎ接合の逆バイアスが浅くなり、ｎ型半導体層２４に
拡がっていた空乏層が狭くなって信号電荷の通り道であ
るチャネルが形成される。これにより、フォトダイオー
ド接合容ｆｆ１２７に蓄積されていた光信号電荷は一気
にｎ型半導体層２１に吐き出され、負荷抵抗１２に流れ
出す。したがって、光信号の読み出しを高速で行うこと
ができる。

ところで、本実施例では、フォトダイオード接合容ｆｆ
１２７に蓄積していた信号電荷がｎ型半導体層２３にも
流れ出す可能性があるが、このような信号電荷の洩れの
防止は、フォトダイオード２５の接合容量や接合ゲート
型電界効果トランジスタ２６のチャネル抵抗等の値を調
整することにより達成することができる。以下、このこ
とについて説明する。

いま、飽和状態まで信号電荷がフォトダイオード接合容
１ｎ２７に蓄積され、アドレス信号Ｓが接合ゲート型電
界効果トランジスタ２６のゲート（ｎ型半導体層２３）
に加えられた瞬間とする。

このとき、第１図（Ｂ）のＡ点の電位よりＢ点の電位の
方が低ければ、フォトダイオード接合容量２７すなわち
ｎ型半導体層２２に蓄えられている信号電荷のほとんど
はチャネル領域２４を通って負荷抵抗１２へ流れる。そ
こで、まず、Ａ、Ｂ点の電位をそれぞれ考える。接合ゲ
ート型電界効果トランジスタ２６のゲートであるｎ型半
導体層２３に加えられるアドレス信号Ｓの電圧Ｖｔ、は
、通常４００ｍＶ程度である。また、接合ゲート型電界
効果トランジスタ２６のソースであるｎ型半導体層２２
とゲートであるｎ型半導体層２３とで形成されるｐｎ接
合のポテンシャルは８００ｍＶ程度である。したがって
、点Ａの電位はその合計の１２００ｍＶ程度となる。一
方、Ｂ点の電位は、接合ゲート型電界効果トランジスタ
２６のチャネル抵抗であるＲ　と負荷抵抗１２であるＲ
Ｌの和ｈと信号電流Ｉ、−積で表される。そこで、最大信号電流
をｌ　ｐｈ　（Ｉａａ　ｘ　）としたときに、１　　（
ｎ＋ａｘ）　Ｘ　（ＲＬ＋Ｒｃｈ）　＜１２００ｍＶｈ・・・　（１）を満足するように、フォトダイオード接合容量２７の値
Ｃチャネル抵抗の値Ｒｃｈ”よび負荷ｐｈゝ抵抗１２の値Ｒ５を設定すれば、信号電荷は効率良く外
部に取り出される。

第２図は、本発明の他の実施例を示す図であり、同図（
Ａ）は平面図、同図（Ｂ）は断面図である。

この実施例は、図示のように接合ゲート型電界効果トラ
ンジスタ２６のドレインであるｐ型半導体層３１の周囲
をゲート電極であるｎ型半導体層３２で囲った構造とす
ることにより、接合ゲート型電界効果トランジスタ２６
のゲート幅を広くしてチャネル抵抗Ｒ８ｈを小さくした
ものである。このような構造とすることにより、上記（
１）式を一層容易に実現することができる。

なお、上記実施例ではｎ型シリコン基板を用いて説明し
たが、逆導電型基板でも適用することができ、また、材
料もシリコンに限定されるものではない。

また、上記実施例では各半導体層を拡散により形成して
いるが、イオン注入その他の技術を用いても良い。

〔発明の効果〕

以上説明したように、本発明の半導体光検出装置によれ
ば、光信号読出部が接合ゲート型電界効果トランジスタ
で構成されているので、光電変換部に蓄積されている信
号電荷量に関わらず高速に読み出すことができる。した
がって、入射露光量が急激に変化する場合でも、読み残
しすることなく、高速にしかも安定に信号電荷を読み出
すことができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は他の実施
例を示す図、第３図は従来の半導体光検出装置を示す図
である。１・・・ｎ型シリコン基板、９・・・信号線、１０・・
・信号線、１２・・・負荷抵抗、２１．２２．２４・・
・ｐ型半導体層、２３・・・ｎ型半導体層、２５・・・
フォトダイオード、２６・・・接合ゲート型電界効果ト
ランジスタ、２７・・・フォトダイオード接合容量、３
〕・・・ｐ型半導体層、３２・・・ｎ型半導体層。特許出願人　　浜松ホトニクス株式会社代理人弁理士　
　　長谷用　　芳　　樹間　　　　　　　　　塩　　　
１）　　辰　　　也第１図実施例第１図従来技術

Claims

【特許請求の範囲】１、光電変換部と光信号読出部とからなる半導体光検出
装置において、第１導電型の半導体基板とその表面に形
成された第２導電型半導体領域とで構成されたフォトダ
イオードを光電変換部とし、前記フォトダイオードを構
成する第２導電型半導体領域をソースとしこの領域と一
体に半導体基板表面に形成された同一導電型半導体領域
をドレインとしこれらソース・ドレイン領域の境界部に
ソース・ドレイン領域よりも浅く形成された第１導電型
半導体領域をゲートとする接合ゲート型電界効果トラン
ジスタを光信号読出部とする半導体光検出装置。２、ソース領域がドレイン領域を囲むように平面配置さ
れている請求項１記載の半導体光検出装置。