JPH01194360A - 電荷結合素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電荷結合素子であるＣＯＤ　（チャージカップ
ルド　デバイス）に係り、イメージセンサ、デレーライ
ン、フィルタ等に使用されるアナログシフトレジスタに
関するものである。

〔発明の概要〕

本発明はアナログ信号を順次転送するＣＯＤにおいて、
第１項に記述した如くすることによってＣＯＤの駆動電
圧を下げ、低電圧化（５ｖ）を計ったものである。

〔従来の技術〕

電荷結合素子であるＣＣＤは、イメージセンサ、遅延線
、フィルタ等、極めて広い分野で使用されている。これ
等の応用分野で最も多く採用されているＣＯＤの電荷検
出方式はＦＤＡ　（Ｎｏａｔｉｎｕ　Ｄｉｆｆｕｓｉｏ
ｎ　Ａｕ１ｉｆｉｅｒ）法で、埋め込みチャンネル型Ｃ
ＯＤである。説明の簡単化のなめ、ＣＣＤの駆動方式は
４相駆動力式、転送される電荷は電子として説明するが
駆動方式の違い（例えば２相及び３相駆動方式）及び転
送される電荷が正孔の場合でも、本発明が有効であるの
はいうまでもない。

第５図は従来のＣＯＤの構造図を示す、Ｐ型半導体基板
１１の主平面に、埋め込みチャンネルを形成するｎ型不
純物層１２、ＣＯＤの出力部を形成するｎ型拡散Ｎ１０
．１４を形成し、Ｐ型半導体基板１１の主表面には、絶
縁膜１５を介し転送電極群１６〜２０が配置され、出力
ゲート２１、リセットゲート２２が形成されている。

第２図は動作を説明するためのタイミングチャートであ
る。φ、〜φ、が４相の転送りロック波形であり、転送
型ｆ！１６〜２０に印加される。φＲＱはＣＯＤの出力
部を構成するリセット電極２２に印加されるリセットパ
ルスであり、■。吋はフローティングデイフュージョン
２３で信号電荷を電圧に変換された出力波形である。

第３図にＣＯＤの動作を説明するための、ポテンシャル
図を示す、第２図のタイミングチャートで示す時間ｔ、
〜し５のポテンシャル分布を第３図に示している。

１＋の時間の時、φ１及びφ２はＬｏｗが印加されてお
り、φ、及びφ、はＨｉｇｈが印加されているため、φ
１及びφ４が印加されている電極の直下のポテンシャル
は、φ１及びφ２が印加されている電極直下のポテンシ
ャルより大きく、信号電荷である電子３１は、φ、及び
φ４が印加されている電極直下に蓄積される。また信号
な荷３２はフローティングデイフュージョンに蓄積され
ており、出力電圧Ｖ。ＩＪＴとして出力されている４ｔ
２の時間の時は前記の説明と同様になり、φ、及びφ４
が印加される電極に信号電荷３１が蓄積される。すなわ
ち信号電荷３１はφ、とφ、の電極直下から、φ４とφ
、の電極直下へ移動されている。

次にし、の時間において、信号な荷３１はφ１の電極直
下のみに蓄積される。前ｂｉｔの信号電荷３２は、φＲ
ＯがＨｉｇｈになることによって、リセット電極直下の
ポテンシャルが、Ｖｏｏ（リセットバイアス電位）の電
位を越えるため、フローティングデイフュージョンの電
位はＶｏｏの電位にセラ１〜されると同時に信号電荷３
２がリセットされる。１＜の時間においてφＲＯがＬｏ
ｗになり、リセット電極直下のポテンシャルが下がり、
フローティングデイフュージョンは、ＶＯＤと同等の電
位でＶ。。端子と切り離され、フローティングとなる。

次にｔ、の時間の時φ１はＬｏｗ状態になるときに信号
電荷３１は出力ゲートを通りフローティングデイフュー
ジョンへ読み出される。信号電荷３１の電荷量をｑとし
、フローティングデイフュージョンの容量をＣｐｏとす
るとＶ。ｕ７は次式となる。

すなわちＦＤＡ法は、信号電荷ｑをフローティングの容
量に読み出し、その容量の電位変化を出力する０通常こ
のＶ。ＩＪＴをＭＯＳトランジスタで構成したソースホ
ロアＡＭＰで増幅して出力される。

〔発明が解決しようとする課題〕

しかし以下の欠点を有しているため実用化が、はばまれ
る。

第４図に、電極に印加されるゲート電圧■。に対する、
電極直下のポテンシャルＶＣＰの関係を示す、ＶＣＰは
次式で現わされる。

Ｖｃｐ（Ｖａ　）＝ａＶｏ　＋Ｖｃｐ（Ｖａ　＝ｏｖ）
・・・（２） 但しａ＜１であり、酸化膜厚１２００人、酸化膜の比誘
電率３．８とするとａξ０．８となる。

Ｖｃｐ　（Ｖａ　＝ＯＶ　）の値はｎ型不純’ｌＩＩ層
１２の濃度で決定される。

ＣＯＤの出力部での各電極の直下のポテンシャルの相対
条件は次の様になる。

例えば■。ｏ＝ｉ２ｖ、タロツク電圧の振幅を１２■と
すると、具体的な値は下記の様になる。

これ等を満足する様な（２）式のＶｃｐ（Ｖａ”’０）
の条件は、次の様になる。

・リセット電極部 ＶｃＰ（ＶＱ＝ｏ）ン２．４Ｖ Ｖｃｐ（Ｖｏ−＝Ｏｉ　＜９Ｖ　　　　　　−（５）・
転送電極部 Ｖ、ｐ（Ｖ、＝０）＜０．４Ｖ ＶＣＰ（Ｖ（１＝Ｏ）　＜７Ｖ　　　　　＝−（６）よ
って■。ｐ（Ｖａ　＝ｏｖ）の条件はリセット電極部、
転送電極部両方を満足する２、４Ｖ〜７Ｖとなる。

現在実用化されているＣＣＤのほとんどが１２ｖｔ源、
１２Ｖの駆動パルス及びクロックであるなめ以下の２点
の問題を有している。

まず第１にタロツクの振幅が大きいためにタロツク雑音
が発生ずる。そのため情報機器等に適用されているＶＣ
ＣＩ規制値を満足することが几しい、第２にＣＯＤの駆
動ドライバーの設計が鉗しい等の欠点を有している。そ
こでクロック電圧を現在多くの機器で使用されている５
Ｖにすることが有力な手段となる。よって前記の通り５
Ｖ＆ｉＵのクロックにした場合の出力部の条件は下記の
通りとなる。

・リセット電極部 Ｖｃｐ（Ｖａ　＝０　）　＞８Ｖ Ｖｃｐ（Ｖｏ＝Ｏ）＜９Ｖ　　　　　　−（７）・転送
電極部 Ｖｃｐ（Ｖｏ　＝Ｏ）　＞６Ｖ Ｖｃｐ（Ｖａ　＝Ｑ　）　＜７Ｖ　　　　　　−（８）
よってＶＣ，（Ｖ、＝Ｏ）の榮件は成り立たなくなり、
タロツク電圧５Ｖ化の実用化がはばまれている。そこで
本発明は、クロック電柱５Ｖを実現することを目的とす
る。

〔課題を解決するための手段〕

本発明の電荷結合素子は、第一導電型の半導体基板と、
該半導体基板の１主表面に絶縁膜を介して設けられた多
数の転送電極と、前記転送電極の最終段の電極直下部に
少なくとも隣接する反対導電型領域を含む電荷検出部と
、前記電荷検出部の信号電荷をリセットするために設け
られたリセット・電極と、前記リセット電極直下部に少
なくとも隣接する反対導電型領域を含むリセット部と、
から成る電荷結合素子において、前記リセット電極直下
の反対導電型領域の不純物層の濃度が、前記転送電極の
最終段の電極直下の反対導電型領域の不純物層の濃度よ
り、少なくとも１，１倍の濃度を有した前記リセット電
極直下の反対導電型領域を形成したことを特徴とする。

〔作　用〕

本発明の上記の構造にすることによって、次の作用を得
る。

ＣＣＤの駆動クロックの低電圧化が可能となりクロック
雑音の低減、駆動ドライバーの設計が容易になる。

〔実　施　例〕

本発明の電荷結合素子の実施例を第１図に示す。

従来の第５図の電荷結合素子と比較して異なる点は、従
来の構造は転送電極直下とリセット電極直下のｎ型不純
物層が１２に示す様に同じ濃度であるのに対して本発明
は、転送電極直下のｎ型不純０１層１２とリセット電極
直下の不純物層１３の濃度が異なっている点である。

第４図にゲート電圧■。とゲート電極直下のポテンシャ
ルＶｃＰの関係を示す、１の直線が転送電極直下の■ｃ
Ｐ−■。特性を示し、２の直線が、リセット電極直下の
Ｖｃ、Ｖ。特性を示す。

クロック電圧の低電圧化、例えば５■化を実現するには
、前記の式（７）、（８）を満足しなくてはいけない、
リセット電極部のＶｃｐ　（Ｖａ　””　Ｏ）の条件は
８■〜９■の範囲であり、第４図２の直線となる。転送
電極部のＶＣ，（Ｖ、＝Ｏ）の条件は６Ｖ〜７ｖとなり
、第４図の１の直線となる。

この様に本発明は、転送電極直下のチャンネルポテンシ
ャルと、リセット電極直下のチャンネルポテンシャルを
変えるために、ｔ　［ｉ直下のｎ型不純物層の濃度を転
送電極よりリセット電極の方が少なくとも１゜１倍の濃
度を有しなｎ型不純物層を備えることによって、ＣＣＤ
を５■電圧のクロックで駆動することが、可能となった
。

〔発明の効果〕

本発明は、リセット電極と転送電極直下のｎ型不純物層
の濃度に対し、リセット電極直下の濃度を少なくとも１
．１倍にいすることによって、チャンネルポテンシャル
を大きくすることが可能になり、信号電荷を完全にリセ
ット可能となったため、ＣＣＤの５ＶＩＳＩＫ動が実現
でき、クロック雑音の低減及びＣＯＤドライバーの簡単
化、消費電力の低減か可能となる効果が得られる。

【図面の簡単な説明】

第１図は本発明による電荷結合素子の構造図であり、第
２図は駆動状態のタイミングチャートであり、第３図は
駆動状態のポテンシャル関係図であり、第４図はゲート
電圧に対する電極直下のポテンシャル図である。第５図
は従来の電荷結合素子のｊｒｆ４造図である。 １・・・転送電極直下の■ｃＰ−Ｖｏ特性２・・・リセ
ット電極直下のＶｃｐ　　Ｖａ特性１１・・・Ｐ型半導
体基板 １２・・・ｎ型不純物層 １３・・・ｎ型不純物層 １０．１４・・ｎ型拡散層 １５・・・絶縁膜 １６〜２２・・電極（Ｐｏｌｙ　　５ｉ）２３・・・フ
ローティング　デイフュージョン２５・・・アウトプッ
ト　ソース電圧 （リセット電圧） ３１．３２・・信号電荷 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　最　上　　務（ｆｌ！！１名）あｌ固 −ψ；）Ｇ　　　　　　　　”　　、“　。 １１　１２　　ｔ３ｔ４　１５ 舅２Ｍ ３　φｌ　φ２φ３−φＩ　向−φ局−３ＥＪ ５ｍ

Claims (1)

【特許請求の範囲】
1. 　第一導電型の半導体基板と、該半導体基板の１主表面
   に絶縁膜を介して設けられた多数の転送電極と、前記転
   送電極の最終段の電極直下部に少くとも隣接する反対導
   電型領域を含む電荷検出部と、前記電荷検出部の信号電
   荷をリセットするために設けられたリセット電極と、前
   記リセット電極直下部に少くとも隣接する反対導電型領
   域を含むリセット部と、から成る電荷結合素子において
   、前記リセット電極直下の反対導電型領域の不純物層の
   濃度が、前記転送電極の最終段の電極直下の反対導電型
   領域の不純物層の濃度より、少なくとも１．１倍の濃度
   を有した前記リセット電極直下の反対導電型領域を形成
   したことを特徴とする電荷結合素子。