JPH01194511A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01194511A JPH01194511A JP63018195A JP1819588A JPH01194511A JP H01194511 A JPH01194511 A JP H01194511A JP 63018195 A JP63018195 A JP 63018195A JP 1819588 A JP1819588 A JP 1819588A JP H01194511 A JPH01194511 A JP H01194511A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- fet
- current source
- enhancement
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概 要）
ソースフォロワ部をも同一製造プロセスで集積化し得る
ようにしたソースフォロワ回路を含む集積回路に関し、 歩留りの大幅な向上及び温度変動に対する安定性の向上
を目的とし、 エンハンスメント形駆動ＦＥＴと、このＦＥＴのための
電流源回路とを有するソースフォロワ回路を含む集積回
路において、エンハンスメント形ＦＥＴと、ゲート−ソ
ース間短絡のディプレーション形ＦＥＴ及びこれに接続
されるショットキーバリヤダイオードとから成るバイア
ス回路とを備え、前記ディプレーション形ＦＥＴと前記
ショットキーバリヤダイオードとの接続点を前記エンハ
ンスメント形ＦＥＴのゲートに接続して前記電流源回路
を構成した。
ようにしたソースフォロワ回路を含む集積回路に関し、 歩留りの大幅な向上及び温度変動に対する安定性の向上
を目的とし、 エンハンスメント形駆動ＦＥＴと、このＦＥＴのための
電流源回路とを有するソースフォロワ回路を含む集積回
路において、エンハンスメント形ＦＥＴと、ゲート−ソ
ース間短絡のディプレーション形ＦＥＴ及びこれに接続
されるショットキーバリヤダイオードとから成るバイア
ス回路とを備え、前記ディプレーション形ＦＥＴと前記
ショットキーバリヤダイオードとの接続点を前記エンハ
ンスメント形ＦＥＴのゲートに接続して前記電流源回路
を構成した。
本発明は、ソースフォロワ部をも同一製造プロセスで集
積化し得るようにしたソースフォロワ回路を含む集積回
路に関する。
積化し得るようにしたソースフォロワ回路を含む集積回
路に関する。
近年における通信システム等には、多くの半導体集積回
路が用いられている。この集積回路は、各種形式の基本
回路が複雑に接続されて構成されている。その基本回路
間の接続においては、そのインタフェイスを取って接続
しなければならない場合がある。例えば、次段を駆動す
る駆動能力を所定のレベルにしてから次段への接続をし
なければ、その回路の正常な動作は期し得ない場合があ
る。そのため、従来の半導体集積回路では、そのための
回路も同時に集積化されている。
路が用いられている。この集積回路は、各種形式の基本
回路が複雑に接続されて構成されている。その基本回路
間の接続においては、そのインタフェイスを取って接続
しなければならない場合がある。例えば、次段を駆動す
る駆動能力を所定のレベルにしてから次段への接続をし
なければ、その回路の正常な動作は期し得ない場合があ
る。そのため、従来の半導体集積回路では、そのための
回路も同時に集積化されている。
そのような回路の例を第３図に示す。この回路はＧａＡ
ｓ集積回路で用いられるＳ ＣＦ Ｌ （Ｓｏｕｒｃｅ
Ｃｏｕｐｌｅ ＦＥＴ ＬＯＧＩＣ）、 Ｂ Ｆ Ｌ
（Ｂｕｆｆｅｒ ＦＥＴ ＬＯＧＩＣ）などの回路にお
ける負荷駆動能力を高めるためのものである。この図に
おいて、２はエンハンスメント形ＦＥＴであり、４はデ
ィプレーション形ＦＥＴである。６はレベルシフト用の
ダイオード列である。これらの素子から成るソースフォ
ロワ回路１は集積回路の中で次段の電流駆動能力を高め
、直流レベルを合わせるためにその構成素子と共に集積
化されている。そのエンハンスメント形ＦＥＴ２とディ
プレーション形ＦＥＴ４とは、第４図に示すような動作
特性を示す。その動作特性の相違を集積回路の中で整合
させて所望の動作能力を付与するためには、第５図に示
すように拡散層の深さをエンハンスメント形ＦＥＴ２の
深さａ、よりもディプレーション形ＦＥＴ４の深さａ２
を深くするように集積回路の製造プロセスを異ならしめ
なければならない。
ｓ集積回路で用いられるＳ ＣＦ Ｌ （Ｓｏｕｒｃｅ
Ｃｏｕｐｌｅ ＦＥＴ ＬＯＧＩＣ）、 Ｂ Ｆ Ｌ
（Ｂｕｆｆｅｒ ＦＥＴ ＬＯＧＩＣ）などの回路にお
ける負荷駆動能力を高めるためのものである。この図に
おいて、２はエンハンスメント形ＦＥＴであり、４はデ
ィプレーション形ＦＥＴである。６はレベルシフト用の
ダイオード列である。これらの素子から成るソースフォ
ロワ回路１は集積回路の中で次段の電流駆動能力を高め
、直流レベルを合わせるためにその構成素子と共に集積
化されている。そのエンハンスメント形ＦＥＴ２とディ
プレーション形ＦＥＴ４とは、第４図に示すような動作
特性を示す。その動作特性の相違を集積回路の中で整合
させて所望の動作能力を付与するためには、第５図に示
すように拡散層の深さをエンハンスメント形ＦＥＴ２の
深さａ、よりもディプレーション形ＦＥＴ４の深さａ２
を深くするように集積回路の製造プロセスを異ならしめ
なければならない。
このような製造プロセスの差違は、動作温度が一定なら
回路の動作条件を満たしはするが、反面その製造プロセ
スのばらつきの差違のためにその歩留りの低下を招来し
ている。又動作温度が変わると、前記両ＦＥＴの温度特
性は第６図に示すように逆であるため、その動作が不安
定になる。
回路の動作条件を満たしはするが、反面その製造プロセ
スのばらつきの差違のためにその歩留りの低下を招来し
ている。又動作温度が変わると、前記両ＦＥＴの温度特
性は第６図に示すように逆であるため、その動作が不安
定になる。
本発明は、斯かる問題点に鑑みて創作されたもので、歩
留りの大幅な向上及び温度変動に対する安定性の向上と
なる集積回路を提供することをその目的とする。
留りの大幅な向上及び温度変動に対する安定性の向上と
なる集積回路を提供することをその目的とする。
第１図は本発明の原理構成図を示す。本発明は、エンハ
ンスメント形駆動ＦＥＴ２と、こ（７）ＦＥＴ２のため
の電流源回路とを有するソースフォロワ回路を含む集積
回路における電流源回路を、エンハンスメント形ＦＥＴ
５と、 ゲート−ソース間短絡のディプレーション形ＦＥＴ８及
びこれに接続されるショットキーバリヤダイオード１０
とから成るバイアス回路１２とを備えて、 そのディプレーション形ＦＥＴ８とショットキーバリヤ
ダイオード１０との接続点を前記エンハンスメント形Ｆ
ＥＴ５のゲートに接続して構成した。
ンスメント形駆動ＦＥＴ２と、こ（７）ＦＥＴ２のため
の電流源回路とを有するソースフォロワ回路を含む集積
回路における電流源回路を、エンハンスメント形ＦＥＴ
５と、 ゲート−ソース間短絡のディプレーション形ＦＥＴ８及
びこれに接続されるショットキーバリヤダイオード１０
とから成るバイアス回路１２とを備えて、 そのディプレーション形ＦＥＴ８とショットキーバリヤ
ダイオード１０との接続点を前記エンハンスメント形Ｆ
ＥＴ５のゲートに接続して構成した。
本発明回路におけるバイアス回路１２は、エンハンスメ
ント形ＦＥＴ５のゲートにビルトインポテンシャルを与
えている。これにより、該ＦＥＴ５に、従来回路におけ
るディプレーション形ＦＥＴの動作と等価的に同等の動
作を生せしめることができる。
ント形ＦＥＴ５のゲートにビルトインポテンシャルを与
えている。これにより、該ＦＥＴ５に、従来回路におけ
るディプレーション形ＦＥＴの動作と等価的に同等の動
作を生せしめることができる。
このようにして、電流源のためのＦＥＴ５を駆動ＦＥＴ
２と同一形式のＦＥＴで構成できるようにしたから、集
積回路の歩留りが向上するばかりでなく、温度変動に対
する安定性が向上する。
２と同一形式のＦＥＴで構成できるようにしたから、集
積回路の歩留りが向上するばかりでなく、温度変動に対
する安定性が向上する。
第２図は本発明の一実施例を示す。この実施例は第３図
に示す従来回路と同様の回路環境において実施する例で
ある。
に示す従来回路と同様の回路環境において実施する例で
ある。
第２図において、２．５はエンハンスメント形ＦＥＴで
ある。６はレベルシフト用のダイオード列である。８は
ゲー□トーソース間を短絡したデイフ“レーション形Ｆ
ＥＴである。１０はシヨ・ントキ−バリヤダイオード（
ＳＢＤ）である。１は入力であり、ＩＩは出力である。
ある。６はレベルシフト用のダイオード列である。８は
ゲー□トーソース間を短絡したデイフ“レーション形Ｆ
ＥＴである。１０はシヨ・ントキ−バリヤダイオード（
ＳＢＤ）である。１は入力であり、ＩＩは出力である。
この回路は、例えば第３図に示す如きインバータ回路に
用いられる。
用いられる。
この回路構成をとり得る理由は次の通りである。
第２図に示す電流源として動作するディプレーション形
ＦＥＴ８及びショットキーパイヤダイオード１０を介し
て設定された一定電流が流れる。
ＦＥＴ８及びショットキーパイヤダイオード１０を介し
て設定された一定電流が流れる。
この電流によって、エンハンスメント形ＦＥＴ５のゲー
トに電圧ｖ１が印加される。この電圧ｖ１は、エンハン
スメント形ＦＥＴ５のゲート電圧■９、をビルトインポ
テンシャル（φ、）に設定するように選ばれる。これは
エンハンスメント形ＦＥＴ５をその相互コンダクタンス
ｇ、を最も大きい条件に設定するためである。
トに電圧ｖ１が印加される。この電圧ｖ１は、エンハン
スメント形ＦＥＴ５のゲート電圧■９、をビルトインポ
テンシャル（φ、）に設定するように選ばれる。これは
エンハンスメント形ＦＥＴ５をその相互コンダクタンス
ｇ、を最も大きい条件に設定するためである。
そのために、上述の電圧Ｖ、＝Ｖ□を■ｓ８−φ、とす
るようにダイオード１０を設けると共に、ディプレーシ
ョン形ＦＥＴ８を設けたものである。
るようにダイオード１０を設けると共に、ディプレーシ
ョン形ＦＥＴ８を設けたものである。
上述の構成によれば、ダイオード１０に流れる電流値に
ばらつきが生じてもよく、そのためにディプレーション
形ＦＥ７８の使用が可能となる。
ばらつきが生じてもよく、そのためにディプレーション
形ＦＥ７８の使用が可能となる。
これらの回路部分を設けることにより、ソースフォロワ
部をエンハンスメント形ＦＥＴ５で構成することが本発
明により可能となる。
部をエンハンスメント形ＦＥＴ５で構成することが本発
明により可能となる。
従って、従来回路における回路の高速性を得るために、
ディプレーション形ＦＥＴからエンハンスメント形ＦＥ
Ｔに変更した駆動ＦＥＴと、電流源を構成するディプレ
ーション形ＦＥＴとの構造上の相違から低下してしまう
歩留りを大幅に引き上げることができる。
ディプレーション形ＦＥＴからエンハンスメント形ＦＥ
Ｔに変更した駆動ＦＥＴと、電流源を構成するディプレ
ーション形ＦＥＴとの構造上の相違から低下してしまう
歩留りを大幅に引き上げることができる。
又、駆動ＦＥＴと電流源ＦＥＴとが同一形式となること
から、従来必要であった温度補償を要することなしに、
温度変化に対する安定性を向上させることができる。
から、従来必要であった温度補償を要することなしに、
温度変化に対する安定性を向上させることができる。
以上述べたように本発明によれば、ソースフォロワ回路
を有する集積回路の歩留り及び温度変動に対する安定性
を大幅に向上させることができる。
を有する集積回路の歩留り及び温度変動に対する安定性
を大幅に向上させることができる。
第１図は本発明の原理構成図、
第２図は本発明の一実施例を示す図、
第３図は従来のインバータ回路を示す図、第４図はＦＥ
ＴのＶ、、−ｔｆｌ特性曲線図、第５図はソースフォロ
ワ回路を構成する各ＦＥＴの構造図、 第６図はＦＥＴの温度特性曲線図である。 第１図及び第２図において、 ２．５はエンハンスメント形ＦＥＴ。 ８はディプレーション形ＦＥＴ。 １０はショットキーバリヤダイオードである。 夕 ＯＯ 本格θ月の／！Ｊ王１債ｄ＼６ｎ 第１図 Ｖｓｓ 第２図 イ芝敦Ｇインバー７回語 第３図 （Ａ） 号゛シブレーションｎ Ｆ Ｅ ＴＦ Ｅ
Ｔ ノＶｇｓ −Ｉｏ ’ｆ＋＋’Ｌｍ桿回第４図 （Ａ）−ｙ″゛イア°レーション也ＦＥＴソースフ律ロ
ソ回銘４横八１乙 ８Ｆ Ｅ Ｔの横饅・図 第５図
ＴのＶ、、−ｔｆｌ特性曲線図、第５図はソースフォロ
ワ回路を構成する各ＦＥＴの構造図、 第６図はＦＥＴの温度特性曲線図である。 第１図及び第２図において、 ２．５はエンハンスメント形ＦＥＴ。 ８はディプレーション形ＦＥＴ。 １０はショットキーバリヤダイオードである。 夕 ＯＯ 本格θ月の／！Ｊ王１債ｄ＼６ｎ 第１図 Ｖｓｓ 第２図 イ芝敦Ｇインバー７回語 第３図 （Ａ） 号゛シブレーションｎ Ｆ Ｅ ＴＦ Ｅ
Ｔ ノＶｇｓ −Ｉｏ ’ｆ＋＋’Ｌｍ桿回第４図 （Ａ）−ｙ″゛イア°レーション也ＦＥＴソースフ律ロ
ソ回銘４横八１乙 ８Ｆ Ｅ Ｔの横饅・図 第５図
Claims (1)
- （１）エンハンスメント形駆動ＦＥＴ（２）と、このＦ
ＥＴ（２）のための電流源回路とを有するソースフォロ
ワ回路を含む集積回路において、エンハンスメント形Ｆ
ＥＴ（５）と、 ゲート−ソース間短絡のディプレーション形ＦＥＴ（８
）及びこれに接続されるショットキーバリヤダイオード
（１０）とから成るバイアス回路（１２）とを備え、 前記ディプレーション形ＦＥＴ（８）と前記ショットキ
ーバリヤダイオード（１０）との接続点を前記エンハン
スメント形ＦＥＴ（５）のゲートに接続して前記電流源
回路を構成したことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018195A JPH01194511A (ja) | 1988-01-28 | 1988-01-28 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018195A JPH01194511A (ja) | 1988-01-28 | 1988-01-28 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194511A true JPH01194511A (ja) | 1989-08-04 |
Family
ID=11964848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018195A Pending JPH01194511A (ja) | 1988-01-28 | 1988-01-28 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194511A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149014A (ja) * | 1988-11-30 | 1990-06-07 | Nec Corp | 温度補償レベルシフト回路 |
-
1988
- 1988-01-28 JP JP63018195A patent/JPH01194511A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02149014A (ja) * | 1988-11-30 | 1990-06-07 | Nec Corp | 温度補償レベルシフト回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5668483A (en) | CMOS buffer having stable threshold voltage | |
| JPH01226218A (ja) | レベルシフト用集積回路 | |
| JP2559032B2 (ja) | 差動増幅回路 | |
| JPS63240126A (ja) | ＢｉＭＯＳ論理回路 | |
| US4563654A (en) | MOS-Transistor amplifier | |
| JPH01194511A (ja) | 集積回路 | |
| JPS6070822A (ja) | 半導体集積回路 | |
| JPS625725A (ja) | スイツチング電界効果トランジスタの制御ゲ−トに論理信号を加える論理回路 | |
| JPH0792202A (ja) | 電位比較回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| JP2003078367A (ja) | 増幅回路 | |
| JPH04150316A (ja) | 電界効果トランジスタ回路 | |
| JPS63158904A (ja) | 集積回路装置 | |
| JPH01162016A (ja) | 電界効果トランジスタ負荷回路 | |
| JPH0344692B2 (ja) | ||
| JP2706392B2 (ja) | レベルシフト回路 | |
| JPH02166827A (ja) | 半導体回路 | |
| US5773992A (en) | Output buffer circuit capable of supressing ringing | |
| JPH04280512A (ja) | 半導体集積回路装置 | |
| JPH04132748U (ja) | 出力バツフア回路 | |
| JPS59163857A (ja) | ＧａＡｓ論理集積回路 | |
| JPH03220818A (ja) | 論理回路 | |
| JPH0244907A (ja) | 演算増幅器 | |
| JPS6160013A (ja) | 論理回路 | |
| JPS61216475A (ja) | 電荷転送素子 |