JPH01194577A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH01194577A JPH01194577A JP63016893A JP1689388A JPH01194577A JP H01194577 A JPH01194577 A JP H01194577A JP 63016893 A JP63016893 A JP 63016893A JP 1689388 A JP1689388 A JP 1689388A JP H01194577 A JPH01194577 A JP H01194577A
- Authority
- JP
- Japan
- Prior art keywords
- output
- video signal
- limiter
- signal
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はビデオ信号のノイズを低減する回路に関し、よ
り具体的には、ビデオ・カメラ、ビデオ・テープ・レコ
ーダなどの映像機器で用いるのに適したノイズ低減回路
に関する。
り具体的には、ビデオ・カメラ、ビデオ・テープ・レコ
ーダなどの映像機器で用いるのに適したノイズ低減回路
に関する。
ビデオ信号のノイズ低減回路としては、フィールド・メ
モリを用いた巡回型ノイズ・リデューサが公知である。
モリを用いた巡回型ノイズ・リデューサが公知である。
その構成を第２図に示す。入力ビデオ信号はＡ／Ｄ変換
器１０によりディジタル信号に変換され、減算器１２で
、フィールド・メモ１Ｊ１４から供給される１フイ一ル
ド期間前のビデオ信号との差分がとられる。減算器１２
の出力する差分信号は、第３図に示す入出力特性を持つ
リミッタ１６を通過して、係数乗算器１８に印加される
。係数乗算器１８は係数Ｋ （ＯＡＫ≦１）を入力信号
に乗算する回路である。減算器２０は、Ａ／Ｄ変換器１
０の出力から係数乗算器１８の出力を減算する。減算器
２０の出力はフィールド・メモリ１４及びＤ／Ａ変換器
２２に印加される。
器１０によりディジタル信号に変換され、減算器１２で
、フィールド・メモ１Ｊ１４から供給される１フイ一ル
ド期間前のビデオ信号との差分がとられる。減算器１２
の出力する差分信号は、第３図に示す入出力特性を持つ
リミッタ１６を通過して、係数乗算器１８に印加される
。係数乗算器１８は係数Ｋ （ＯＡＫ≦１）を入力信号
に乗算する回路である。減算器２０は、Ａ／Ｄ変換器１
０の出力から係数乗算器１８の出力を減算する。減算器
２０の出力はフィールド・メモリ１４及びＤ／Ａ変換器
２２に印加される。
フィールド・メモリ１４は上述の如く、１フイ一ルド期
間の遅延素子として機能し、また、Ｄ／Ａ変換器２２は
、ディジタル・ビデオ信号をアナログ信号に戻す。Ｄ／
Ａ変換器２２の出力が、ノイズ低減出力になる。
間の遅延素子として機能し、また、Ｄ／Ａ変換器２２は
、ディジタル・ビデオ信号をアナログ信号に戻す。Ｄ／
Ａ変換器２２の出力が、ノイズ低減出力になる。
図示回路では、リミッタ１６により、リミッタ１６の入
力の振幅が大きくなる程、実質的に、リミッタ１６及び
係数乗算器１８における乗算係数が小さくなるので、一
種の動き適応型になっている。
力の振幅が大きくなる程、実質的に、リミッタ１６及び
係数乗算器１８における乗算係数が小さくなるので、一
種の動き適応型になっている。
しかし、上記従来例では、残像現象や解像度の劣化の軽
減と、Ｓ／Ｎ改善度とを同時には連成できない、即ち、
リミッタ１６の閾値ＴＨを小さくすると、残像現象や解
像度の劣化を軽減できるが、ノイズの多い信号ではＳ／
Ｎ改善度が低下する。
減と、Ｓ／Ｎ改善度とを同時には連成できない、即ち、
リミッタ１６の閾値ＴＨを小さくすると、残像現象や解
像度の劣化を軽減できるが、ノイズの多い信号ではＳ／
Ｎ改善度が低下する。
反対に閾値ＴＨを大きくすると、Ｓ／Ｎ改善度はよくな
るが、残像現象や解像度の劣化が起きるという問題点が
ある。
るが、残像現象や解像度の劣化が起きるという問題点が
ある。
そこで本発明は、残像現象や解像度の劣化を軽減すると
共に、高いＳ／Ｎ改善度を具備するノイズ低減回路を提
示することを目的とする。
共に、高いＳ／Ｎ改善度を具備するノイズ低減回路を提
示することを目的とする。
本発明に係るノイズ低減回路は、入力ビデオ信号と当該
入力ビデオ信号に対して所定期間前のビデオ信号との差
を算出する減算手段と、当該減算手段の出力を複数の帯
域に分割する帯域分割手段と、当該帯域分割手段による
帯域毎に非線形処理する非線形処理手段と、当該非線形
処理手段の出力の総和と当該入力ビデオ信号又は所定期
間前のビデオ信号とを加算する加算手段と、当該加算手
段の出力を上記所定期間遅延させる遅延手段とを具備す
ることを特徴とする。
入力ビデオ信号に対して所定期間前のビデオ信号との差
を算出する減算手段と、当該減算手段の出力を複数の帯
域に分割する帯域分割手段と、当該帯域分割手段による
帯域毎に非線形処理する非線形処理手段と、当該非線形
処理手段の出力の総和と当該入力ビデオ信号又は所定期
間前のビデオ信号とを加算する加算手段と、当該加算手
段の出力を上記所定期間遅延させる遅延手段とを具備す
ることを特徴とする。
上記帯域分割手段及び非線形処理手段により、動き成分
及びノイズ成分を帯域毎に非線形処理するので、残像現
象や解像度の劣化を防止する対策と本来のＳ／Ｎの改善
とに個別に対処できる。従って、残像現象や解像度の劣
化を軽減しつつ、高いＳ／Ｎ改善′度を達成できる。
及びノイズ成分を帯域毎に非線形処理するので、残像現
象や解像度の劣化を防止する対策と本来のＳ／Ｎの改善
とに個別に対処できる。従って、残像現象や解像度の劣
化を軽減しつつ、高いＳ／Ｎ改善′度を達成できる。
以下、図面を参照して本発明の詳細な説明する。
第１図は、本発明の実施例の構成ブロック図を示す。第
１図において、入力ビデオ信号はＡ／Ｄ変換器３０によ
りディジタル信号に変換され、減算手段としての減算器
３２で、フィールド・メモリ３４から供給されるｌフィ
ールド期間前のビデオ信号との差分がとられる。減算器
３２の出力する差分信号は、ロー・パス・フィルタ（Ｌ
Ｐ Ｆ）３６を介してリミッタ３８に印加される。減
算器３２の出力する差分信号は、動き成分とノイズ成分
とを含むが、ＬＰＦ３６によりノイズの高域成分が除去
され、従って、リミッタ３８には動き成分とノイズの低
域成分とが入力される。リミッタ３８は、残像現象や解
像度の劣化が起きない程度に、リミット・レベルを小さ
く設定しである。リミッタ３８の入出力特性を第４図に
示す。
１図において、入力ビデオ信号はＡ／Ｄ変換器３０によ
りディジタル信号に変換され、減算手段としての減算器
３２で、フィールド・メモリ３４から供給されるｌフィ
ールド期間前のビデオ信号との差分がとられる。減算器
３２の出力する差分信号は、ロー・パス・フィルタ（Ｌ
Ｐ Ｆ）３６を介してリミッタ３８に印加される。減
算器３２の出力する差分信号は、動き成分とノイズ成分
とを含むが、ＬＰＦ３６によりノイズの高域成分が除去
され、従って、リミッタ３８には動き成分とノイズの低
域成分とが入力される。リミッタ３８は、残像現象や解
像度の劣化が起きない程度に、リミット・レベルを小さ
く設定しである。リミッタ３８の入出力特性を第４図に
示す。
ＬＰＦ３６の出力は減算器４０にも印加され、減算器４
０はＬＰＦ３６の入力と出力との間の差分を計算し、リ
ミッタ４２に印加する。減算器４０の出力する差分信号
は、ノイズの高域成分であるので、リミッタ４２は、ノ
イズの多い信号でもＳ／Ｎを改善できるように、そのリ
ミット・レベルＴＨ２（＞ＴＨＩ）を大きく設定しであ
る。リミッタ４２の入出力特性を第５図に示す。
０はＬＰＦ３６の入力と出力との間の差分を計算し、リ
ミッタ４２に印加する。減算器４０の出力する差分信号
は、ノイズの高域成分であるので、リミッタ４２は、ノ
イズの多い信号でもＳ／Ｎを改善できるように、そのリ
ミット・レベルＴＨ２（＞ＴＨＩ）を大きく設定しであ
る。リミッタ４２の入出力特性を第５図に示す。
加算器４４は、リミッタ３８の出力とリミッタ４２の出
力とを加算する。係数乗算器４６は、加算器４４の出力
信号に係数Ｋ （０＜Ｋ≦１）を乗算する。加算手段と
しての減算器４８は、Ａ／Ｄ変換器３０の出力から係数
乗算器４６の出力を減算する。減算器４８の出力はフィ
ールド・メモリ３４及びＤ／Ａ変換器５０に印加される
。フィールド・メモリ３４は、フィールド・メモリ１４
と同様に、１フイ一ルド期間の遅延素子として機能する
。また、Ｄ／Ａ変換器５０は、ディジタル・ビデオ信号
をアナログ信号に戻す。Ｄ／Ａ変換器５０の出力が、ノ
イズ低減出力になる。
力とを加算する。係数乗算器４６は、加算器４４の出力
信号に係数Ｋ （０＜Ｋ≦１）を乗算する。加算手段と
しての減算器４８は、Ａ／Ｄ変換器３０の出力から係数
乗算器４６の出力を減算する。減算器４８の出力はフィ
ールド・メモリ３４及びＤ／Ａ変換器５０に印加される
。フィールド・メモリ３４は、フィールド・メモリ１４
と同様に、１フイ一ルド期間の遅延素子として機能する
。また、Ｄ／Ａ変換器５０は、ディジタル・ビデオ信号
をアナログ信号に戻す。Ｄ／Ａ変換器５０の出力が、ノ
イズ低減出力になる。
上記実施例の回路では、動き成分の多く含まれる低域成
分については、比較的低レベルであっても入力ビデオ信
号がそのまま出力されるようになっており、且つノイズ
成分の多く含まれる高域成分については比較的高レベル
であっても前フイールド以前の信号の平均レベルが出力
されることになるので、残像現象を少なくし、大きなＳ
／Ｎ改善が得られる。
分については、比較的低レベルであっても入力ビデオ信
号がそのまま出力されるようになっており、且つノイズ
成分の多く含まれる高域成分については比較的高レベル
であっても前フイールド以前の信号の平均レベルが出力
されることになるので、残像現象を少なくし、大きなＳ
／Ｎ改善が得られる。
尚、図示実施例では、フィールド・メモリ３４により１
フイ一ルド期間前のビデオ信号を用いたが、フレーム・
メモリにより１フレーム前のビデオ信号を用いるように
してもよい。
フイ一ルド期間前のビデオ信号を用いたが、フレーム・
メモリにより１フレーム前のビデオ信号を用いるように
してもよい。
また、第６図に示すように、リミッタ３８．４２の出力
にそれぞれ係数Ｋ Ｉ、Ｋ ｚ （０＜ Ｋ Ｉ、Ｋ
ｚ≦１）を乗算する係数乗算器５２．５４を設け、そ
の出力を加算器５６で加算して減算器４８に印加するよ
うにしてもよい。この変更例では、２つの係数乗算器５
２．５４を用いることになり、部品点数力（増加し、高
価になるという欠点があるが、残像現象や解像度の劣化
を起こさずに、よりＳ／Ｎの改善を図ることができる。
にそれぞれ係数Ｋ Ｉ、Ｋ ｚ （０＜ Ｋ Ｉ、Ｋ
ｚ≦１）を乗算する係数乗算器５２．５４を設け、そ
の出力を加算器５６で加算して減算器４８に印加するよ
うにしてもよい。この変更例では、２つの係数乗算器５
２．５４を用いることになり、部品点数力（増加し、高
価になるという欠点があるが、残像現象や解像度の劣化
を起こさずに、よりＳ／Ｎの改善を図ることができる。
以上の２つの例では、説明の都合上、係数乗算器４６，
５２．５４を独自に設けたが、勿論、リミッタ３８．４
２に一体化した回路素子に代替してもよい。
５２．５４を独自に設けたが、勿論、リミッタ３８．４
２に一体化した回路素子に代替してもよい。
第７図は本発明の更に別の実施例を示す。Ａ／Ｄ変換器
３０によりディジタル化された入力ビデオ信号は、フィ
ールド・メモリ７４により１フイ一ルド期間遅延された
信号と共に、減算手段としての減算器６２に供給され、
これらの差分信号が得られる。ｆＩｉ算器６２の出力す
る差分信号は、ＬＰＦ６４及び減算器６６により帯域分
割され、ＬＰＦ６４から出力される低域成分がメモリ・
テーブル６８に、減算器６６から出力される高域成分が
メモリ・テーブル７０にそれぞれアドレス信号として供
給される。
３０によりディジタル化された入力ビデオ信号は、フィ
ールド・メモリ７４により１フイ一ルド期間遅延された
信号と共に、減算手段としての減算器６２に供給され、
これらの差分信号が得られる。ｆＩｉ算器６２の出力す
る差分信号は、ＬＰＦ６４及び減算器６６により帯域分
割され、ＬＰＦ６４から出力される低域成分がメモリ・
テーブル６８に、減算器６６から出力される高域成分が
メモリ・テーブル７０にそれぞれアドレス信号として供
給される。
第８図はメモリ・テーブル６８．７０の入出力特性を示
す。ｐはメモリ・テーブル６８の特性を示し、ｑはメモ
リ・テーブル７０の特性を示す。
す。ｐはメモリ・テーブル６８の特性を示し、ｑはメモ
リ・テーブル７０の特性を示す。
低域成分については動き成分が多く含まれているので、
テーブル６８は、低レベル（ＴＨＩ）から利得を大きく
設定しており、高域成分についてはノイズであると考え
られるので、テーブル７０は成る程度高いレベル（ＴＨ
２）まで利得を小さくしている。
テーブル６８は、低レベル（ＴＨＩ）から利得を大きく
設定しており、高域成分についてはノイズであると考え
られるので、テーブル７０は成る程度高いレベル（ＴＨ
２）まで利得を小さくしている。
これらメモリ・テーブル６８．７０の出力は加算器７２
で加算され、加算器７２の出力は加算手段としての加算
器７４でフィールド・メモリ７４の出力と加算される。
で加算され、加算器７２の出力は加算手段としての加算
器７４でフィールド・メモリ７４の出力と加算される。
加算器７６の出力は、第１図の減算器４８と同様の信号
になっており、ノイズ低減出力となる。
になっており、ノイズ低減出力となる。
第７図の実施例においても、第１図及び第６図の実施例
と同様の効果が得られるのは言うまでもない。
と同様の効果が得られるのは言うまでもない。
尚、上記説明ではディジタル処理回路を例にとったが、
勿論、アナログ処理回路でも同様の作用効果を奏しうろ
ことはいうまでもない。
勿論、アナログ処理回路でも同様の作用効果を奏しうろ
ことはいうまでもない。
以上の説明から容易に理解できるように、本発明によれ
ば、動き成分及びノイズの低域成分と、ノイズの高域成
分とを分離し、別々に非線形処理するので、ノイズの多
い信号であっても、残像現象や解像度の劣化を起こさず
に、Ｓ／Ｎを改善できる。
ば、動き成分及びノイズの低域成分と、ノイズの高域成
分とを分離し、別々に非線形処理するので、ノイズの多
い信号であっても、残像現象や解像度の劣化を起こさず
に、Ｓ／Ｎを改善できる。
第１図は本発明の実施例の構成ブロック図、第２図は従
来例の構成ブロック図、第３図は第２図のリミッタ１６
の入出力特性図、第４図は第１図のリミッタ３８の入出
力特性図、第５図は第１図のリミッタ４２の入出力特性
図、第６図は本発明の変更実施例の構成ブロック図、第
７図は本発明の更に別の実施例の構成ブロック図、第８
図は第７図のメモリ・テーブル６８．７０の特性図であ
る。 ３０−Ａ ／ Ｄ変換器 ３２，４０，４８．６２・・
−減算器 ３４．７４−・−フィールド・メモリ ３６
−ＬＰＦ ３８．４２−−・リミッタ ４４，５６゜
７２．７６−・加算器 ４６，５２．５４−・−係数乗
算器 ５０−Ｄ ／ Ａ変換器 ６８ 、 ７０−メモ
リ°テーブル
来例の構成ブロック図、第３図は第２図のリミッタ１６
の入出力特性図、第４図は第１図のリミッタ３８の入出
力特性図、第５図は第１図のリミッタ４２の入出力特性
図、第６図は本発明の変更実施例の構成ブロック図、第
７図は本発明の更に別の実施例の構成ブロック図、第８
図は第７図のメモリ・テーブル６８．７０の特性図であ
る。 ３０−Ａ ／ Ｄ変換器 ３２，４０，４８．６２・・
−減算器 ３４．７４−・−フィールド・メモリ ３６
−ＬＰＦ ３８．４２−−・リミッタ ４４，５６゜
７２．７６−・加算器 ４６，５２．５４−・−係数乗
算器 ５０−Ｄ ／ Ａ変換器 ６８ 、 ７０−メモ
リ°テーブル
Claims (1)
- 入力ビデオ信号と当該入力ビデオ信号に対して所定期間
前のビデオ信号との差を算出する減算手段と、当該減算
手段の出力を複数の帯域に分割する帯域分割手段と、当
該帯域分割手段による帯域毎に非線形処理する非線形処
理手段と、当該非線形処理手段の出力の総和と当該入力
ビデオ信号又は所定期間前のビデオ信号とを加算する加
算手段と、当該加算手段の出力を上記所定期間遅延させ
る遅延手段とを具備することを特徴とするノイズ低減回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016893A JP2658117B2 (ja) | 1988-01-29 | 1988-01-29 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016893A JP2658117B2 (ja) | 1988-01-29 | 1988-01-29 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194577A true JPH01194577A (ja) | 1989-08-04 |
| JP2658117B2 JP2658117B2 (ja) | 1997-09-30 |
Family
ID=11928836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016893A Expired - Lifetime JP2658117B2 (ja) | 1988-01-29 | 1988-01-29 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2658117B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136476A (ja) * | 1989-10-20 | 1991-06-11 | Sanyo Electric Co Ltd | 雑音除去回路 |
| JPH03136475A (ja) * | 1989-10-20 | 1991-06-11 | Sanyo Electric Co Ltd | 雑音除去回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62272673A (ja) * | 1986-05-20 | 1987-11-26 | Sanyo Electric Co Ltd | ノイズリデユ−サ |
| JPS62290270A (ja) * | 1986-06-10 | 1987-12-17 | Matsushita Electric Ind Co Ltd | 雑音除去装置 |
-
1988
- 1988-01-29 JP JP63016893A patent/JP2658117B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62272673A (ja) * | 1986-05-20 | 1987-11-26 | Sanyo Electric Co Ltd | ノイズリデユ−サ |
| JPS62290270A (ja) * | 1986-06-10 | 1987-12-17 | Matsushita Electric Ind Co Ltd | 雑音除去装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03136476A (ja) * | 1989-10-20 | 1991-06-11 | Sanyo Electric Co Ltd | 雑音除去回路 |
| JPH03136475A (ja) * | 1989-10-20 | 1991-06-11 | Sanyo Electric Co Ltd | 雑音除去回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2658117B2 (ja) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01194577A (ja) | 信号処理装置 | |
| EP0420418A2 (en) | Video signal noise reducing circuits | |
| JPH0241950B2 (ja) | ||
| JPH0523672B2 (ja) | ||
| JPS6346881A (ja) | デジタル輪郭補正回路 | |
| JPS62135079A (ja) | 輝度信号処理回路 | |
| JP2574509B2 (ja) | 映像信号処理装置 | |
| JPH053196B2 (ja) | ||
| KR910005375B1 (ko) | 잡음 감소기 | |
| JPH02241273A (ja) | 画像信号の雑音軽減回路 | |
| JPS63234674A (ja) | 雑音低減装置 | |
| JP2821185B2 (ja) | 非線形デイエンフアシス回路 | |
| JP2821184B2 (ja) | 非線形エンフアシス回路 | |
| JP3531230B2 (ja) | ノイズ低減回路 | |
| JPH0416075A (ja) | 非線形フィルタ回路 | |
| JPH05136710A (ja) | デイジタル信号処理回路 | |
| JPS6327108A (ja) | 映像信号のノイズ低減回路 | |
| JPH0339433B2 (ja) | ||
| JP2005039659A (ja) | 信号補正装置および信号補正方法 | |
| JPH0311989Y2 (ja) | ||
| JP2990715B2 (ja) | 非線形信号処理回路 | |
| JPH0442669A (ja) | 雑音低減装置 | |
| JPH0496414A (ja) | 輪郭強調回路 | |
| JPH04319886A (ja) | 映像信号処理装置 | |
| JPS5958992A (ja) | 垂直デテ−ル補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 11 |