JPH0119484Y2 - - Google Patents
Info
- Publication number
- JPH0119484Y2 JPH0119484Y2 JP18117383U JP18117383U JPH0119484Y2 JP H0119484 Y2 JPH0119484 Y2 JP H0119484Y2 JP 18117383 U JP18117383 U JP 18117383U JP 18117383 U JP18117383 U JP 18117383U JP H0119484 Y2 JPH0119484 Y2 JP H0119484Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- transmitting side
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【考案の詳細な説明】
〔技術分野〕
本考案はデジタル多重変換装置の動作試験回路
に関する。
に関する。
デジタル多重変換装置が正常動作しているかど
うか調査するためにはフレームパルス等が正確に
発生および挿入されているか否かを確認する必要
がある。この場合、入力データを零に固定にしな
ければならない。従来の装置では装置自体の構成
により送信側の入力信号を断にすればゼロに固定
できた。
うか調査するためにはフレームパルス等が正確に
発生および挿入されているか否かを確認する必要
がある。この場合、入力データを零に固定にしな
ければならない。従来の装置では装置自体の構成
により送信側の入力信号を断にすればゼロに固定
できた。
ところがデジタル多重変換装置の使用状態にお
いては、入力信号が断になつたとき警報を発し、
故障等をオペレータに知らせるようになつてい
る。しかし、かかるデジタル多重変換装置では送
信側入力信号が断のとき、受信側の対向装置にお
いても断を検知し、双方が警報する。このため、
どちらの装置に異常があるかわからず、混乱する
場合があつた。そのため入力信号が断のときゼロ
固定でなく、擬似信号を自動的に発生・挿入する
ようにし、どの段階で断になつたかがわかるよう
なデジタル多重変換装置の構成がとられている。
いては、入力信号が断になつたとき警報を発し、
故障等をオペレータに知らせるようになつてい
る。しかし、かかるデジタル多重変換装置では送
信側入力信号が断のとき、受信側の対向装置にお
いても断を検知し、双方が警報する。このため、
どちらの装置に異常があるかわからず、混乱する
場合があつた。そのため入力信号が断のときゼロ
固定でなく、擬似信号を自動的に発生・挿入する
ようにし、どの段階で断になつたかがわかるよう
なデジタル多重変換装置の構成がとられている。
しかし、このような構成では入力を断にしただ
けでは入力データのゼロ固定ができず、上述のフ
レームパルス等の発生・挿入等の試験において不
都合があつた。
けでは入力データのゼロ固定ができず、上述のフ
レームパルス等の発生・挿入等の試験において不
都合があつた。
本考案は上記の点に鑑み提案されたものであ
り、通常使用時には入力信号を入力してデジタル
多重化するとともに、入力信号が断のときはフレ
ームパルス等を発生して該装置の試験を可能とす
るデジタル多重変換装置の提供を目的とする。
り、通常使用時には入力信号を入力してデジタル
多重化するとともに、入力信号が断のときはフレ
ームパルス等を発生して該装置の試験を可能とす
るデジタル多重変換装置の提供を目的とする。
本考案はデジタル多重変換装置は、通常使用時
には所定のパルスを出力し、試験時には一定の論
理レベルを出力することを可能とする切替スイツ
チを有する発振回路と、通常使用時で送信側の入
力信号が入力するときはこれを検知してそのまま
出力し、送信側の入力信号が無入力のときこれを
検知して前記発振回路の所定のパルスを出力する
とともに、試験時で送信側の入力信号が無入力の
ときこれを検知して前記発振回路の一定論理レベ
ルを出力する論理ゲート回路と、通常使用時には
前記送信側の入力信号または前記所定のパルスを
入力してこれを多重化し、試験時には前記一定論
理レベルを検知してフレームパルス等の基準パル
スを自已発生することを可能とするマルチプレク
サーとによつて構成されている。
には所定のパルスを出力し、試験時には一定の論
理レベルを出力することを可能とする切替スイツ
チを有する発振回路と、通常使用時で送信側の入
力信号が入力するときはこれを検知してそのまま
出力し、送信側の入力信号が無入力のときこれを
検知して前記発振回路の所定のパルスを出力する
とともに、試験時で送信側の入力信号が無入力の
ときこれを検知して前記発振回路の一定論理レベ
ルを出力する論理ゲート回路と、通常使用時には
前記送信側の入力信号または前記所定のパルスを
入力してこれを多重化し、試験時には前記一定論
理レベルを検知してフレームパルス等の基準パル
スを自已発生することを可能とするマルチプレク
サーとによつて構成されている。
図面を参照しながら本考案の実施例について説
明する。第１図は本考案の実施例に係るデジタル
多重変換回路の構成を示すブロツク図である。１
はＤ型フリツプフロツプ回路（以下Ｄ−FFとい
う）である。そのリセツト入力は抵抗１７を介し
て電源VDDに接続され、また切替スイツチ１８
を介して接地されている。この切替スイツチ１８
により試験状態（図においてTST）ではリセツ
ト入力は“Ｌ”レベルにされＤ−FF１のＱ出力
は“Ｌ”レベルに固定される。一方通常使用状態
では（図においてNOR）ではリセツト入力は
“Ｈ”レベルにされＤ−FF１はクロツク動作が可
能となる。２は基準クロツクパルスが入力するク
ロツク端子であり、Ｑ出力とＤ入力とが接続され
ているため、通常動作状態ではＤ−FF１のＱ出
力から1/2分周パルスが出力される。
明する。第１図は本考案の実施例に係るデジタル
多重変換回路の構成を示すブロツク図である。１
はＤ型フリツプフロツプ回路（以下Ｄ−FFとい
う）である。そのリセツト入力は抵抗１７を介し
て電源VDDに接続され、また切替スイツチ１８
を介して接地されている。この切替スイツチ１８
により試験状態（図においてTST）ではリセツ
ト入力は“Ｌ”レベルにされＤ−FF１のＱ出力
は“Ｌ”レベルに固定される。一方通常使用状態
では（図においてNOR）ではリセツト入力は
“Ｈ”レベルにされＤ−FF１はクロツク動作が可
能となる。２は基準クロツクパルスが入力するク
ロツク端子であり、Ｑ出力とＤ入力とが接続され
ているため、通常動作状態ではＤ−FF１のＱ出
力から1/2分周パルスが出力される。
３は２入力NAND回路であり、その一入力は
Ｄ−FF１のＱ出力に、また他入力は送信側入力
断信号端子１３に接続されている。４も２入力
NAND回路であり、その一入力はインバータ回
路９を介して送信側入力断信号端子１３に、また
他入力は送信側入力端子１５に接続されている。
この送信側入力端子１５には多重化されるべき信
号が入力される。一方、送信側入力断信号端子１
３には、多重化されるべき信号が送信側入力端子
１５に入力されているとき“Ｌ”レベル状態の信
号が入力され、多重化されるべき信号が入力され
ないとき、、すなわち断のとき“Ｈ”レベル状態
の信号が入力されるようになつている。５は２入
力NAND回路であり、２入力NAND回路３，４
の出力を入力としている。
Ｄ−FF１のＱ出力に、また他入力は送信側入力
断信号端子１３に接続されている。４も２入力
NAND回路であり、その一入力はインバータ回
路９を介して送信側入力断信号端子１３に、また
他入力は送信側入力端子１５に接続されている。
この送信側入力端子１５には多重化されるべき信
号が入力される。一方、送信側入力断信号端子１
３には、多重化されるべき信号が送信側入力端子
１５に入力されているとき“Ｌ”レベル状態の信
号が入力され、多重化されるべき信号が入力され
ないとき、、すなわち断のとき“Ｈ”レベル状態
の信号が入力されるようになつている。５は２入
力NAND回路であり、２入力NAND回路３，４
の出力を入力としている。
図において回路６，７，８および端子１４，１
６は前述した回路３，４，５および端子１３，１
５と互いに対応しており、同様な機能を有するも
のである。
６は前述した回路３，４，５および端子１３，１
５と互いに対応しており、同様な機能を有するも
のである。
１１はマルチプレクサーであり、２入力
NAND回路５，８から信号出力があるときはこ
れらを多重化するとともに、信号出力が“Ｌ”レ
ベル状態のとき自已が発生したフレームパルス等
のみを出力端子１２から出力するものである。
NAND回路５，８から信号出力があるときはこ
れらを多重化するとともに、信号出力が“Ｌ”レ
ベル状態のとき自已が発生したフレームパルス等
のみを出力端子１２から出力するものである。
次に本考案の実施例に係るデジタル多重変換装
置について説明する。通常使用状態ではＤ−FF
１のＱ出力から所定のパルスが２入力NAND回
路３，６の一入力に入力している。この状態で送
信側入力端子１５，１６に所定の入力信号が入力
しているとき、送信側入力断信号端子１３，１４
の信号状態は“Ｌ”レベル状態であるから、上記
入力信号は２入力NAND回路４，７および５，
８を介してマルチプレクサー１１にそのまま入力
される。マルチプレクサーはこれらの信号を多重
化し、多重化信号を出力端子１２から出力する。
もし、送信側入力端子１５，１６に所定の入力信
号が入力しないとき、すなわち断のとき送信側入
力断信号端子１３，１４の信号状態は“Ｈ”レベ
ル状態であるから、２入力NAND回路４，７の
一入力は“Ｌ”レベル状態であり、Ｄ−FF１の
Ｑ出力からのパルス信号が２入力NAND回路３
および５を介してマルチプレクサー１１にそのま
ま入力される。すなわち送信側の入力信号が断で
あつてもマルチプレクサー１１は断信号でなく擬
似パルス信号を受信することができる。
置について説明する。通常使用状態ではＤ−FF
１のＱ出力から所定のパルスが２入力NAND回
路３，６の一入力に入力している。この状態で送
信側入力端子１５，１６に所定の入力信号が入力
しているとき、送信側入力断信号端子１３，１４
の信号状態は“Ｌ”レベル状態であるから、上記
入力信号は２入力NAND回路４，７および５，
８を介してマルチプレクサー１１にそのまま入力
される。マルチプレクサーはこれらの信号を多重
化し、多重化信号を出力端子１２から出力する。
もし、送信側入力端子１５，１６に所定の入力信
号が入力しないとき、すなわち断のとき送信側入
力断信号端子１３，１４の信号状態は“Ｈ”レベ
ル状態であるから、２入力NAND回路４，７の
一入力は“Ｌ”レベル状態であり、Ｄ−FF１の
Ｑ出力からのパルス信号が２入力NAND回路３
および５を介してマルチプレクサー１１にそのま
ま入力される。すなわち送信側の入力信号が断で
あつてもマルチプレクサー１１は断信号でなく擬
似パルス信号を受信することができる。
テスト状態にしたいとき、切替スイツチ１８を
テスト側に切替える。これによりＤ−FF１のＱ
出力は“Ｌ”レベル状態に固定される。また試験
状態では送信側入力断信号端子１３，１４は
“Ｈ”レベル状態であるから２入力NAND回路
５，８の出力は“Ｌ”レベル状態に固定される。
従つてマルチプレクサー１１は自已が発生したフ
レームパルス等のみを出力端子１２から出力す
る。これにより、フレームパルス等が正確に発
生・挿入しているか容易に試験できる。
テスト側に切替える。これによりＤ−FF１のＱ
出力は“Ｌ”レベル状態に固定される。また試験
状態では送信側入力断信号端子１３，１４は
“Ｈ”レベル状態であるから２入力NAND回路
５，８の出力は“Ｌ”レベル状態に固定される。
従つてマルチプレクサー１１は自已が発生したフ
レームパルス等のみを出力端子１２から出力す
る。これにより、フレームパルス等が正確に発
生・挿入しているか容易に試験できる。
以上説明したように本考案によれば、通常使用
状態で信号が断になつたときにも受信側出力断禁
止パターンが入力して入力断になることが防止さ
れるとともに、試験状態では零信号が入力され、
フレームパルス等が発生・挿入されるので極めて
便利である。
状態で信号が断になつたときにも受信側出力断禁
止パターンが入力して入力断になることが防止さ
れるとともに、試験状態では零信号が入力され、
フレームパルス等が発生・挿入されるので極めて
便利である。
第１図は本考案の実施例に係るデジタル多重変
換装置の構成を示すブロツク図である。 １……Ｄ型フリツプフロツプ回路（Ｄ−FF）、
２……クロツク入力端子、３〜８……２入力
NAND回路、９，１０……インバータ回路、１
１……マルチプレクサー、１２……多重化信号出
力端子、１３，１４……送信側入力断信号端子、
１５，１６……送信側信号入力端子、１７……抵
抗、１８……スイツチ。
換装置の構成を示すブロツク図である。 １……Ｄ型フリツプフロツプ回路（Ｄ−FF）、
２……クロツク入力端子、３〜８……２入力
NAND回路、９，１０……インバータ回路、１
１……マルチプレクサー、１２……多重化信号出
力端子、１３，１４……送信側入力断信号端子、
１５，１６……送信側信号入力端子、１７……抵
抗、１８……スイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 複数のデジタル入力信号を多重化およびその逆
変換を行うデジタル多重変換装置において、 通常使用時には所定のパルスを出力し、試験時
には一定の論理レベルを出力することを可能とす
る切換スイツチを有する発振回路と、 通常使用時で送信側の入力信号が入力するとき
はこれを検知してそのまま出力し、送信側の入力
信号が無入力のときこれを検知して前記発振回路
の所定のパルスを出力するとともに、試験時で送
信側の入力信号が無入力のときこれを検知して前
記発振回路の一定論理レベルを出力する論理ゲー
ト回路と、 通常使用時には前記送信側の入力信号または前
記所定のパルスを入力してこれを多重化し、試験
時には前記一定論理レベルを検知してフレームパ
ルス等の基準パルスを自已発生することを可能と
するマルチプレクサーとによつて構成されたこと
を特徴とするデジタル多重変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18117383U JPS6088651U (ja) | 1983-11-24 | 1983-11-24 | デジタル多重変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18117383U JPS6088651U (ja) | 1983-11-24 | 1983-11-24 | デジタル多重変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6088651U JPS6088651U (ja) | 1985-06-18 |
| JPH0119484Y2 true JPH0119484Y2 (ja) | 1989-06-06 |
Family
ID=30392652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18117383U Granted JPS6088651U (ja) | 1983-11-24 | 1983-11-24 | デジタル多重変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6088651U (ja) |
-
1983
- 1983-11-24 JP JP18117383U patent/JPS6088651U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6088651U (ja) | 1985-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479420A (en) | Clock fault monitoring circuit | |
| HK1047356A1 (en) | Detection circuit for abnormal clock signal cycle | |
| JPH0119484Y2 (ja) | ||
| JPH0448013B2 (ja) | ||
| US5063357A (en) | Stable, reliable oscillator system using automatic oscillator substitution | |
| EP0117295A3 (en) | Self-testing device of off-chip drivers of a data processing system | |
| US4431864A (en) | Communications system input-output converter | |
| JP3833405B2 (ja) | Ｃｐｕ異常監視方法及び装置 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JP2692338B2 (ja) | 通信装置の障害検出装置 | |
| JPH05183608A (ja) | 伝送監視装置 | |
| JPS5924206Y2 (ja) | 光伝送システム | |
| KR100242691B1 (ko) | 업/다운 카운터의 카운트제어회로 | |
| KR100392854B1 (ko) | 교환 시스템의 클럭 모니터 장치 | |
| JPS58140896A (ja) | 監視警報回路 | |
| JPS59215122A (ja) | トランジスタ回路 | |
| JPS6230354Y2 (ja) | ||
| JPH05304461A (ja) | 半導体集積回路 | |
| KR100282778B1 (ko) | 시스템 클럭 유실 검출 회로 | |
| JPH10322182A (ja) | クロック断検出回路 | |
| JPS58500346A (ja) | 位相偏移信号を用いたパイロット・ト−ン検出回路 | |
| JPH0420014A (ja) | Ｐｌｌ回路におけるリセット回路 | |
| JPH0210685Y2 (ja) | ||
| JPS6248412B2 (ja) | ||
| JPH05274251A (ja) | システム間信号接続方式 |