JPH05274251A - システム間信号接続方式 - Google Patents
システム間信号接続方式Info
- Publication number
- JPH05274251A JPH05274251A JP6880992A JP6880992A JPH05274251A JP H05274251 A JPH05274251 A JP H05274251A JP 6880992 A JP6880992 A JP 6880992A JP 6880992 A JP6880992 A JP 6880992A JP H05274251 A JPH05274251 A JP H05274251A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- bus
- flop
- signal
- open collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】オープンコレクタ出力の複数のボードをバスＡ
１，Ａ２に接続したシステムＳ１，Ｓ２間で相互に信号
伝送を可能とする。 【構成】システムＳ１，Ｓ２への伝送信号をそれぞれ異
なるタイミングでラッチするＤフリップフロップＵ２，
Ｕ４を備え、いずれかのシステムのバスに接続されたオ
ープンコレクタ出力が導通したときには、そのシステム
から他のシステムへの信号のみを一方のＤフリップフロ
ップでラッチすると共に、他方のＤフリップフロップを
クリアして、他のシステムからの信号をラッチしないよ
うにした。 【効果】システム間の伝送信号が定常状態に陥ることを
防止でき、信号をシステム間で相互に伝送できる。一方
のシステムには入出力バッファを設けるだけでシステム
の拡張が可能となり、システムの拡張が容易に行える。
１，Ａ２に接続したシステムＳ１，Ｓ２間で相互に信号
伝送を可能とする。 【構成】システムＳ１，Ｓ２への伝送信号をそれぞれ異
なるタイミングでラッチするＤフリップフロップＵ２，
Ｕ４を備え、いずれかのシステムのバスに接続されたオ
ープンコレクタ出力が導通したときには、そのシステム
から他のシステムへの信号のみを一方のＤフリップフロ
ップでラッチすると共に、他方のＤフリップフロップを
クリアして、他のシステムからの信号をラッチしないよ
うにした。 【効果】システム間の伝送信号が定常状態に陥ることを
防止でき、信号をシステム間で相互に伝送できる。一方
のシステムには入出力バッファを設けるだけでシステム
の拡張が可能となり、システムの拡張が容易に行える。
Description
【０００１】
【産業上の利用分野】本発明は、各ボードの出力がオー
プンコレクタとなっているバス方式を採用しているシス
テム間の信号接続方式に関するものである。
プンコレクタとなっているバス方式を採用しているシス
テム間の信号接続方式に関するものである。
【０００２】
【従来の技術】従来、各ボードの出力がオープンコレク
タとなっているバス方式の複数システム間での信号接続
を行うには、直接信号線をケーブルなどで接続してお
り、その接続距離が長くなると、ケーブル上でノイズが
混入しやすかった。また、このような直接接続方式で
は、各システムのバスの終端抵抗が変わり、ドライブ能
力の変更が必要になる場合が生じるため、一方のシステ
ムの終端抵抗を取り除く作業が必要になる場合があり、
システムの拡張が容易でなかった。
タとなっているバス方式の複数システム間での信号接続
を行うには、直接信号線をケーブルなどで接続してお
り、その接続距離が長くなると、ケーブル上でノイズが
混入しやすかった。また、このような直接接続方式で
は、各システムのバスの終端抵抗が変わり、ドライブ能
力の変更が必要になる場合が生じるため、一方のシステ
ムの終端抵抗を取り除く作業が必要になる場合があり、
システムの拡張が容易でなかった。
【０００３】
【発明が解決しようとする課題】本発明は、上述のよう
な点に鑑みてなされたものであり、その目的とするとこ
ろは、各ボードの出力がオープンコレクタであるバス方
式のシステム間の信号接続方式を提供することにある。
な点に鑑みてなされたものであり、その目的とするとこ
ろは、各ボードの出力がオープンコレクタであるバス方
式のシステム間の信号接続方式を提供することにある。
【０００４】
【課題を解決するための手段】本発明のシステム間信号
接続方式では、上記の課題を解決するために、図２に示
すように、第１のバスＡ１に接続されるオープンコレク
タ出力の複数のボードＢ１，Ｂ２，Ｂ３，Ｂ４を備える
第１のシステムＳ１と、第２のバスＡ２に接続されるオ
ープンコレクタ出力の複数のボードＢ５，Ｂ６，Ｂ７，
Ｂ８を備える第２のシステムＳ２と、第１及び第２のバ
スＡ１，Ａ２にそれぞれ接続される第１及び第２のバス
拡張ボードＣ１，Ｃ２と、第１及び第２のバス拡張ボー
ドＣ１，Ｃ２の間を接続するケーブルＬとから構成され
ており、第１のシステムＳ１に設けられた第１のバス拡
張ボードＣ１には、図１に示すように、第２のシステム
Ｓ２から第１のシステムＳ１への伝送信号をラッチする
第１のＤフリップフロップＵ２と、第１のＤフリップフ
ロップＵ２によりラッチされた信号を第１のバスＡ１に
伝達するオープンコレクタ出力を有する第１のゲート回
路Ｕ１と、第１のシステムＳ１から第２のシステムＳ２
への伝送信号を第１のＤフリップフロップＵ２とは異な
るタイミングでラッチする第２のＤフリップフロップＵ
４とを少なくとも備え、第２のバス拡張ボードＣ２に
は、第２のＤフリップフロップＵ４によりラッチされた
信号を第２のバスＡ２に伝達するオープンコレクタ出力
を有する第２のゲート回路Ｕ７を少なくとも備え、第１
及び第２のＤフリップフロップＵ２，Ｕ４は、一方が信
号をラッチしたときには他方をクリアするように接続さ
れているものである。
接続方式では、上記の課題を解決するために、図２に示
すように、第１のバスＡ１に接続されるオープンコレク
タ出力の複数のボードＢ１，Ｂ２，Ｂ３，Ｂ４を備える
第１のシステムＳ１と、第２のバスＡ２に接続されるオ
ープンコレクタ出力の複数のボードＢ５，Ｂ６，Ｂ７，
Ｂ８を備える第２のシステムＳ２と、第１及び第２のバ
スＡ１，Ａ２にそれぞれ接続される第１及び第２のバス
拡張ボードＣ１，Ｃ２と、第１及び第２のバス拡張ボー
ドＣ１，Ｃ２の間を接続するケーブルＬとから構成され
ており、第１のシステムＳ１に設けられた第１のバス拡
張ボードＣ１には、図１に示すように、第２のシステム
Ｓ２から第１のシステムＳ１への伝送信号をラッチする
第１のＤフリップフロップＵ２と、第１のＤフリップフ
ロップＵ２によりラッチされた信号を第１のバスＡ１に
伝達するオープンコレクタ出力を有する第１のゲート回
路Ｕ１と、第１のシステムＳ１から第２のシステムＳ２
への伝送信号を第１のＤフリップフロップＵ２とは異な
るタイミングでラッチする第２のＤフリップフロップＵ
４とを少なくとも備え、第２のバス拡張ボードＣ２に
は、第２のＤフリップフロップＵ４によりラッチされた
信号を第２のバスＡ２に伝達するオープンコレクタ出力
を有する第２のゲート回路Ｕ７を少なくとも備え、第１
及び第２のＤフリップフロップＵ２，Ｕ４は、一方が信
号をラッチしたときには他方をクリアするように接続さ
れているものである。
【０００５】
【作用】本発明のシステム間信号接続方式では、第２の
システムＳ２から第１のシステムＳ１へのシステム間伝
送信号をラッチする第１のＤフリップフロップＵ２と、
第１のシステムＳ１から第２のシステムＳ２へのシステ
ム間伝送信号を第１のＤフリップフロップＵ２とは異な
るタイミングでラッチする第２のＤフリップフロップＵ
４とを備え、いずれかのシステムのバスに接続されたオ
ープンコレクタ出力が導通したときには、そのシステム
から他のシステムへの信号のみを一方のＤフリップフロ
ップでラッチすると共に他方のＤフリップフロップをク
リアして、他のシステムからの信号をラッチしないよう
にしたので、他のシステムから伝送されて来た信号を再
び自己のシステムからの信号として送り返すような不都
合は生じないものであり、システム間の伝送信号が定常
状態に陥ることを防止することができ、一方のシステム
の信号を他方のシステムの信号としてそれぞれ相互に伝
えることができるものである。
システムＳ２から第１のシステムＳ１へのシステム間伝
送信号をラッチする第１のＤフリップフロップＵ２と、
第１のシステムＳ１から第２のシステムＳ２へのシステ
ム間伝送信号を第１のＤフリップフロップＵ２とは異な
るタイミングでラッチする第２のＤフリップフロップＵ
４とを備え、いずれかのシステムのバスに接続されたオ
ープンコレクタ出力が導通したときには、そのシステム
から他のシステムへの信号のみを一方のＤフリップフロ
ップでラッチすると共に他方のＤフリップフロップをク
リアして、他のシステムからの信号をラッチしないよう
にしたので、他のシステムから伝送されて来た信号を再
び自己のシステムからの信号として送り返すような不都
合は生じないものであり、システム間の伝送信号が定常
状態に陥ることを防止することができ、一方のシステム
の信号を他方のシステムの信号としてそれぞれ相互に伝
えることができるものである。
【０００６】
【実施例】以下、本発明の一実施例を図１と図２に基づ
いて説明する。図２は各ボードの出力がオープンコレク
タであるバス方式の２つのシステムＳ１とＳ２の間をケ
ーブルＬで接続した構成を示すブロック図である。Ｂ１
〜Ｂ４はシステムＳ１内でバスＡ１を使用しているボー
ドであり、Ｃ１は本発明の要旨であるところのバス拡張
ボードである。システムＳ２は、システムＳ１と同じ構
成であり、ケーブルＬを通してバスＡ１の信号線の遷移
をシステムＳ２のバスＡ２にバス拡張ボードＣ２を介し
て伝達するものである。
いて説明する。図２は各ボードの出力がオープンコレク
タであるバス方式の２つのシステムＳ１とＳ２の間をケ
ーブルＬで接続した構成を示すブロック図である。Ｂ１
〜Ｂ４はシステムＳ１内でバスＡ１を使用しているボー
ドであり、Ｃ１は本発明の要旨であるところのバス拡張
ボードである。システムＳ２は、システムＳ１と同じ構
成であり、ケーブルＬを通してバスＡ１の信号線の遷移
をシステムＳ２のバスＡ２にバス拡張ボードＣ２を介し
て伝達するものである。
【０００７】図１は、システムＳ１，Ｓ２の１本のバス
ラインについての回路図である。図中、Ｂ１，Ｂ２は、
システムＳ１のバスＡ１に接続され、出力がオープンコ
レクタ出力となっているボードであり、Ｃ１は各ボード
Ｂ１，Ｂ２と同じシステムのバスＡ１に接続されている
バス拡張ボードである。同様に、Ｂ５，Ｂ６は、システ
ムＳ２のバスＡ２に接続され、出力がオープンコレクタ
出力となっているボードであり、Ｃ２は各ボードＢ５，
Ｂ６と同じシステムのバスＡ２に接続されているバス拡
張ボードである。
ラインについての回路図である。図中、Ｂ１，Ｂ２は、
システムＳ１のバスＡ１に接続され、出力がオープンコ
レクタ出力となっているボードであり、Ｃ１は各ボード
Ｂ１，Ｂ２と同じシステムのバスＡ１に接続されている
バス拡張ボードである。同様に、Ｂ５，Ｂ６は、システ
ムＳ２のバスＡ２に接続され、出力がオープンコレクタ
出力となっているボードであり、Ｃ２は各ボードＢ５，
Ｂ６と同じシステムのバスＡ２に接続されているバス拡
張ボードである。
【０００８】まず、システムＳ１の構成について説明す
る。ボードＢ１とバスＡ１との接続箇所には、オープン
コレクタ出力のインバータ１１の出力端と、インバータ
１２の入力端が接続されている。同様に、ボードＢ２と
バスＡ１との接続箇所には、オープンコレクタ出力のイ
ンバータ２１の出力端と、インバータ２２の入力端が接
続されている。バスＡ１のバスラインは、抵抗Ｒ１を介
して電源ラインにプルアップされている。
る。ボードＢ１とバスＡ１との接続箇所には、オープン
コレクタ出力のインバータ１１の出力端と、インバータ
１２の入力端が接続されている。同様に、ボードＢ２と
バスＡ１との接続箇所には、オープンコレクタ出力のイ
ンバータ２１の出力端と、インバータ２２の入力端が接
続されている。バスＡ１のバスラインは、抵抗Ｒ１を介
して電源ラインにプルアップされている。
【０００９】システムＳ１のバス拡張ボードＣ１は、オ
ープンコレクタ出力のインバータＵ１と、Ｄフリップフ
ロップＵ２，Ｕ４と、インバータＵ３，Ｕ５と、クロッ
ク発振器ＯＳＣよりなる。クロック発振器ＯＳＣの発振
出力は、ＤフリップフロップＵ４のトリガー入力とされ
ると共に、インバータＵ５によりＨｉｇｈレベルとＬｏ
ｗレベルを反転されて、ＤフリップフロップＵ２のトリ
ガー入力とされている。ＤフリップフロップＵ２の反転
出力Ｑ’は、ＤフリップフロップＵ４のクリア入力ＣＬ
に接続されている。また、ＤフリップフロップＵ４の反
転出力Ｑ’はＤフリップフロップＵ２のクリア入力ＣＬ
に接続されている。ＤフリップフロップＵ４の出力Ｑ
は、システムＳ２のバス拡張ボードＣ２へのシステム間
伝送信号とされている。ＤフリップフロップＵ２のデー
タ入力Ｄには、システムＳ２のバス拡張ボードＣ２から
のシステム間伝送信号が入力されている。Ｄフリップフ
ロップＵ２の出力Ｑは、インバータＵ１の入力に接続さ
れている。インバータＵ１のオープンコレクタ出力は、
バスＡ１に接続されている。バスＡ１の電圧は、インバ
ータＵ３の入力電圧とされている。インバータＵ３の出
力は、ＤフリップフロップＵ４のデータ入力Ｄとされて
いる。
ープンコレクタ出力のインバータＵ１と、Ｄフリップフ
ロップＵ２，Ｕ４と、インバータＵ３，Ｕ５と、クロッ
ク発振器ＯＳＣよりなる。クロック発振器ＯＳＣの発振
出力は、ＤフリップフロップＵ４のトリガー入力とされ
ると共に、インバータＵ５によりＨｉｇｈレベルとＬｏ
ｗレベルを反転されて、ＤフリップフロップＵ２のトリ
ガー入力とされている。ＤフリップフロップＵ２の反転
出力Ｑ’は、ＤフリップフロップＵ４のクリア入力ＣＬ
に接続されている。また、ＤフリップフロップＵ４の反
転出力Ｑ’はＤフリップフロップＵ２のクリア入力ＣＬ
に接続されている。ＤフリップフロップＵ４の出力Ｑ
は、システムＳ２のバス拡張ボードＣ２へのシステム間
伝送信号とされている。ＤフリップフロップＵ２のデー
タ入力Ｄには、システムＳ２のバス拡張ボードＣ２から
のシステム間伝送信号が入力されている。Ｄフリップフ
ロップＵ２の出力Ｑは、インバータＵ１の入力に接続さ
れている。インバータＵ１のオープンコレクタ出力は、
バスＡ１に接続されている。バスＡ１の電圧は、インバ
ータＵ３の入力電圧とされている。インバータＵ３の出
力は、ＤフリップフロップＵ４のデータ入力Ｄとされて
いる。
【００１０】次に、システムＳ２の構成について説明す
る。ボードＢ５とバスＡ２との接続箇所には、オープン
コレクタ出力のインバータ５１の出力端と、インバータ
５２の入力端が接続されている。同様に、ボードＢ６と
バスＡ２との接続箇所には、オープンコレクタ出力のイ
ンバータ６１の出力端と、インバータ６２の入力端が接
続されている。バスＡ２のバスラインは、抵抗Ｒ２を介
して電源ラインにプルアップされている。
る。ボードＢ５とバスＡ２との接続箇所には、オープン
コレクタ出力のインバータ５１の出力端と、インバータ
５２の入力端が接続されている。同様に、ボードＢ６と
バスＡ２との接続箇所には、オープンコレクタ出力のイ
ンバータ６１の出力端と、インバータ６２の入力端が接
続されている。バスＡ２のバスラインは、抵抗Ｒ２を介
して電源ラインにプルアップされている。
【００１１】システムＳ２のバス拡張ボードＣ２は、イ
ンバータＵ６とＵ７よりなる。インバータＵ６には、シ
ステムＳ２のバスＡ２の電圧が入力されている。インバ
ータＵ６の出力は、システム間伝送信号として、システ
ムＳ１のバス拡張ボードＣ１におけるＤフリップフロッ
プＵ２のデータ入力Ｄに送られている。インバータＵ７
には、システムＳ１のＤフリップフロップＵ４の出力Ｑ
から送られて来るシステム間伝送信号が入力されてい
る。インバータＵ７のオープンコレクタ出力は、システ
ムＳ２のバスＡ２に接続されている。
ンバータＵ６とＵ７よりなる。インバータＵ６には、シ
ステムＳ２のバスＡ２の電圧が入力されている。インバ
ータＵ６の出力は、システム間伝送信号として、システ
ムＳ１のバス拡張ボードＣ１におけるＤフリップフロッ
プＵ２のデータ入力Ｄに送られている。インバータＵ７
には、システムＳ１のＤフリップフロップＵ４の出力Ｑ
から送られて来るシステム間伝送信号が入力されてい
る。インバータＵ７のオープンコレクタ出力は、システ
ムＳ２のバスＡ２に接続されている。
【００１２】以下、本実施例の動作について説明する。
クロック発振器ＯＳＣにより発生されたクロック信号
は、ＤフリップフロップＵ４のトリガー入力とされると
共に、インバータＵ５によって位相を反転され、Ｄフリ
ップフロップＵ２のトリガー入力とされている。したが
って、２つのＤフリップフロップＵ２，Ｕ４のトリガー
入力には、位相の反転したクロック信号が与えられてい
る。これにより、ＤフリップフロップＵ２は、システム
Ｓ２からシステムＳ１へのシステム間伝送信号をラッチ
するための回路として動作し、ＤフリップフロップＵ４
は、システムＳ１からシステムＳ２へのシステム間伝送
信号をラッチするための回路として動作する。
クロック発振器ＯＳＣにより発生されたクロック信号
は、ＤフリップフロップＵ４のトリガー入力とされると
共に、インバータＵ５によって位相を反転され、Ｄフリ
ップフロップＵ２のトリガー入力とされている。したが
って、２つのＤフリップフロップＵ２，Ｕ４のトリガー
入力には、位相の反転したクロック信号が与えられてい
る。これにより、ＤフリップフロップＵ２は、システム
Ｓ２からシステムＳ１へのシステム間伝送信号をラッチ
するための回路として動作し、ＤフリップフロップＵ４
は、システムＳ１からシステムＳ２へのシステム間伝送
信号をラッチするための回路として動作する。
【００１３】ここで、一方のシステムＳ１側のバスＡ１
における１つのオープンコレクタ出力がＯＮされて、バ
スＡ１がＬｏｗレベルになると、インバータＵ３を通っ
てＤフリップフロップＵ４でデータがラッチされる。こ
のとき、ＤフリップフロップＵ４の反転出力Ｑ’は、他
方のシステムからのシステム間伝送信号をラッチするた
めのＤフリップフロップＵ２をクリアして、システムＳ
２のバス拡張ボードＣ２からの信号を無視する状態にな
る。この状態は、システムＳ１のバスＡ１がＨｉｇｈレ
ベルになるまで継続する。これにより、双方のバスＡ
１，Ａ２がＬｏｗレベルのまま定常状態となることを防
止する。
における１つのオープンコレクタ出力がＯＮされて、バ
スＡ１がＬｏｗレベルになると、インバータＵ３を通っ
てＤフリップフロップＵ４でデータがラッチされる。こ
のとき、ＤフリップフロップＵ４の反転出力Ｑ’は、他
方のシステムからのシステム間伝送信号をラッチするた
めのＤフリップフロップＵ２をクリアして、システムＳ
２のバス拡張ボードＣ２からの信号を無視する状態にな
る。この状態は、システムＳ１のバスＡ１がＨｉｇｈレ
ベルになるまで継続する。これにより、双方のバスＡ
１，Ａ２がＬｏｗレベルのまま定常状態となることを防
止する。
【００１４】次に、他方のシステムＳ２側のバスＡ２に
おける１つのオープンコレクタ出力がＯＮされて、バス
Ａ２がＬｏｗレベルになると、インバータＵ６を通って
ＤフリップフロップＵ２でデータがラッチされる。この
とき、ＤフリップフロップＵ２の反転出力Ｑ’は、シス
テムＳ１からのシステム間伝送信号をラッチするための
ＤフリップフロップＵ４をクリアして、システムＳ２へ
の信号を阻止する状態になる。この状態は、システムＳ
２のバスＡ２がＨｉｇｈレベルになるまで継続する。こ
れにより、双方のバスＡ１，Ａ２がＬｏｗレベルのまま
定常状態となることを防止する。
おける１つのオープンコレクタ出力がＯＮされて、バス
Ａ２がＬｏｗレベルになると、インバータＵ６を通って
ＤフリップフロップＵ２でデータがラッチされる。この
とき、ＤフリップフロップＵ２の反転出力Ｑ’は、シス
テムＳ１からのシステム間伝送信号をラッチするための
ＤフリップフロップＵ４をクリアして、システムＳ２へ
の信号を阻止する状態になる。この状態は、システムＳ
２のバスＡ２がＨｉｇｈレベルになるまで継続する。こ
れにより、双方のバスＡ１，Ａ２がＬｏｗレベルのまま
定常状態となることを防止する。
【００１５】また、各システムＳ１，Ｓ２のバスＡ１，
Ａ２が共にＨｉｇｈレベルのときには、Ｄフリップフロ
ップＵ２，Ｕ４の出力Ｑには、Ｌｏｗレベルのデータが
ラッチされ、オープンコレクタ出力のインバータＵ１，
Ｕ７の出力が共に開放状態となる。この状態では、各Ｄ
フリップフロップＵ２，Ｕ４の反転出力Ｑ’は共にＨｉ
ｇｈレベルであり、ＤフリップフロップＵ２はインバー
タＵ６を介してシステムＳ２のバスＡ２のデータをラッ
チできる状態となり、ＤフリップフロップＵ４はインバ
ータＵ３を介してシステムＳ１のバスＡ１のデータをラ
ッチできる状態となる。したがって、システムＳ１，Ｓ
２のバスＡ１，Ａ２のうち、いずれか一方が先にＬｏｗ
レベルになると、この状態が他方のシステムに伝送され
ると共に、他方のシステムからの信号は受け付けない状
態とすることができ、これにより、定常状態に陥ること
なく、相互に信号伝送を行うことができるものである。
Ａ２が共にＨｉｇｈレベルのときには、Ｄフリップフロ
ップＵ２，Ｕ４の出力Ｑには、Ｌｏｗレベルのデータが
ラッチされ、オープンコレクタ出力のインバータＵ１，
Ｕ７の出力が共に開放状態となる。この状態では、各Ｄ
フリップフロップＵ２，Ｕ４の反転出力Ｑ’は共にＨｉ
ｇｈレベルであり、ＤフリップフロップＵ２はインバー
タＵ６を介してシステムＳ２のバスＡ２のデータをラッ
チできる状態となり、ＤフリップフロップＵ４はインバ
ータＵ３を介してシステムＳ１のバスＡ１のデータをラ
ッチできる状態となる。したがって、システムＳ１，Ｓ
２のバスＡ１，Ａ２のうち、いずれか一方が先にＬｏｗ
レベルになると、この状態が他方のシステムに伝送され
ると共に、他方のシステムからの信号は受け付けない状
態とすることができ、これにより、定常状態に陥ること
なく、相互に信号伝送を行うことができるものである。
【００１６】
【発明の効果】本発明のシステム間信号接続方式によれ
ば、第１及び第２のシステムのシステム間伝送信号をそ
れぞれ異なるタイミングでラッチする第１及び第２のＤ
フリップフロップを備え、いずれかのシステムのバスに
接続されたオープンコレクタ出力が導通したときには、
そのシステムから他方のシステムへの信号のみを一方の
Ｄフリップフロップでラッチすると共に他方のＤフリッ
プフロップをクリアして、他方のシステムからの信号を
ラッチしないようにしたので、他のシステムから伝送さ
れて来た信号を再び自己のシステムからの信号として送
り返すような不都合は生じないものであり、システム間
の伝送信号が定常状態に陥ることを防止することがで
き、一方のシステムの信号を他方のシステムの信号とし
てそれぞれ相互に伝えることによりシステム間のバスを
容易に複数接続でき、これによって、システムの拡張が
可能になるという効果がある。また、特に、本発明で
は、第１のシステムのバス拡張ボードに第１及び第２の
Ｄフリップフロップを備えていることにより、第２のシ
ステムのバス拡張ボードの構成を大幅に簡略化できるも
のであり、実質的には第２のシステムには入出力バッフ
ァを設けるだけでシステムの拡張が可能となり、システ
ムの拡張が容易に行えるという効果もある。
ば、第１及び第２のシステムのシステム間伝送信号をそ
れぞれ異なるタイミングでラッチする第１及び第２のＤ
フリップフロップを備え、いずれかのシステムのバスに
接続されたオープンコレクタ出力が導通したときには、
そのシステムから他方のシステムへの信号のみを一方の
Ｄフリップフロップでラッチすると共に他方のＤフリッ
プフロップをクリアして、他方のシステムからの信号を
ラッチしないようにしたので、他のシステムから伝送さ
れて来た信号を再び自己のシステムからの信号として送
り返すような不都合は生じないものであり、システム間
の伝送信号が定常状態に陥ることを防止することがで
き、一方のシステムの信号を他方のシステムの信号とし
てそれぞれ相互に伝えることによりシステム間のバスを
容易に複数接続でき、これによって、システムの拡張が
可能になるという効果がある。また、特に、本発明で
は、第１のシステムのバス拡張ボードに第１及び第２の
Ｄフリップフロップを備えていることにより、第２のシ
ステムのバス拡張ボードの構成を大幅に簡略化できるも
のであり、実質的には第２のシステムには入出力バッフ
ァを設けるだけでシステムの拡張が可能となり、システ
ムの拡張が容易に行えるという効果もある。
【図１】本発明の一実施例に用いるバス拡張ボードの回
路図である。
路図である。
【図２】本発明の一実施例の全体構成を示すブロック回
路図である。
路図である。
Ａ１，Ａ２ バス Ｂ１，Ｂ２ ボード Ｂ３，Ｂ４ ボード Ｂ５，Ｂ６ ボード Ｂ７，Ｂ８ ボード Ｃ１，Ｃ２ バス拡張ボード Ｓ１，Ｓ２ システム Ｒ１，Ｒ２ 抵抗 Ｕ１，Ｕ３ インバータ Ｕ２，Ｕ４ Ｄフリップフロップ Ｕ５ インバータ Ｕ６，Ｕ７ インバータ ＯＳＣ クロック発振器
Claims (1)
- 【請求項１】 第１のバスに接続されるオープンコレ
クタ出力の複数のボードを備える第１のシステムと、第
２のバスに接続されるオープンコレクタ出力の複数のボ
ードを備える第２のシステムと、第１及び第２のバスに
それぞれ接続される第１及び第２のバス拡張ボードと、
第１及び第２のバス拡張ボードの間を接続するケーブル
とから構成され、第１のバス拡張ボードには、第２のシ
ステムから第１のシステムへの伝送信号をラッチする第
１のＤフリップフロップと、第１のＤフリップフロップ
によりラッチされた信号を第１のバスに伝達するオープ
ンコレクタ出力を有する第１のゲート回路と、第１のシ
ステムから第２のシステムへの伝送信号を第１のＤフリ
ップフロップとは異なるタイミングでラッチする第２の
Ｄフリップフロップとを少なくとも備え、第２のバス拡
張ボードには、第２のＤフリップフロップによりラッチ
された信号を第２のバスに伝達するオープンコレクタ出
力を有する第２のゲート回路を少なくとも備え、第１及
び第２のＤフリップフロップは、一方が信号をラッチし
たときには他方をクリアするように接続されていること
を特徴とするシステム間信号接続方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6880992A JPH05274251A (ja) | 1992-03-26 | 1992-03-26 | システム間信号接続方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6880992A JPH05274251A (ja) | 1992-03-26 | 1992-03-26 | システム間信号接続方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05274251A true JPH05274251A (ja) | 1993-10-22 |
Family
ID=13384415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6880992A Pending JPH05274251A (ja) | 1992-03-26 | 1992-03-26 | システム間信号接続方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05274251A (ja) |
-
1992
- 1992-03-26 JP JP6880992A patent/JPH05274251A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278872C (en) | Serial data bus for sci, spi and buffered spi modes of operation | |
| US5623223A (en) | Glitchless clock switching circuit | |
| US5748018A (en) | Data transfer system for an integrated circuit, capable of shortening a data transfer cycle | |
| US6535048B1 (en) | Secure asynchronous clock multiplexer | |
| KR100641744B1 (ko) | 고속 데이터 버스 드라이버 | |
| JPH05274251A (ja) | システム間信号接続方式 | |
| US5524037A (en) | Circuit configuration for generating even-numbered duty factors | |
| US6614277B1 (en) | Circuit for providing a minimum wake-up time in the wake-up logic circuits | |
| JP3307963B2 (ja) | スキュークランプ | |
| JP2571020B2 (ja) | 発振回路 | |
| EP0808022A3 (en) | Latch circuit operating in synchronization with clock signals | |
| JPH02288722A (ja) | Ｄ型フリップフロップ半導体集積回路 | |
| JP3429844B2 (ja) | モード切り替えインタフェース回路 | |
| JP2786732B2 (ja) | シリアル・パラレル変換回路 | |
| KR900009180Y1 (ko) | 시스템 클럭 전환회로 | |
| SU1432724A2 (ru) | Фазовый дискриминатор | |
| JP2584244Y2 (ja) | 車両用ドアロック制御装置 | |
| JP2551077Y2 (ja) | 車両用ドアロック制御装置 | |
| JPH0756519Y2 (ja) | データ通信装置 | |
| JPH06110720A (ja) | 不確定データ送出防止回路 | |
| JPH02125356A (ja) | 双方向性バッファ回路 | |
| JPH0119484Y2 (ja) | ||
| JP2930083B2 (ja) | パラレル／シリアル変換回路 | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| SU1741282A2 (ru) | Устройство дл приема биимпульсных сигналов |