JPH0119638B2

JPH0119638B2 -

Info

Publication number: JPH0119638B2
Application number: JP6966681A
Authority: JP
Inventors: Ron Kubota; Yoshasu Sakaguchi
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1981-05-08
Filing date: 1981-05-08
Publication date: 1989-04-12
Also published as: JPS57185698A

Description

【発明の詳細な説明】本発明は、放電灯の始動直後の不安定状態ない
しは定常状態における電源電圧の変動による放電
灯電流および放電灯電力の変動率を低減せしめる
放電灯定入力点灯装置に関する。

一般に、放電灯例えば高圧の蒸気圧を有する水
銀灯、高圧ナトリウム灯を始動点灯させる場合、
始動直後から定格点灯へ移行する間において、放
電灯のインピーダンスは始動直後は著しく低く、
以後放電灯の蒸気圧の上昇と共にインピーダンス
も上昇し、定格点灯状態で一定になる。より具体
的には、単一のチヨークコイルで点灯した場合、
始動直後は大きい電流が遅れ位相で流れ、定格に
近づいて安定となるに従い電流が減少し位相が進
むようになる。

この為、放電灯を流れる電流（以下「ランプ電
流」という）を制限する誘導リアクタンス（以下
「限流インダクタンス」という）が一定であると、
始動時から定格状態へ移行する間においては、定
格点灯時に比べて大きなランプ電流が限流インダ
クタンスを流れることになる。従つて、電源から
の入力電流も増大し、これがため電線路等の電流
容量を大きくする必要がある。

かかる不都合を改善するために、サイリスタ等
の交流制御素子を用いて定入力点灯を行う位相制
御式の放電灯定入力点灯手段が提案されている
が、上述したように、始動直後の過渡域において
はランプ電流の大きさおよび位相が変化するた
め、満足する定入力点灯を行うための制御は、困
難な課題である。

次に、放電灯定入力点灯装置の基本的な原理を
図面に基づいて説明する。第１図は、交流制御素
子を用いた放電灯定入力点灯装置の基本的な回路
構成を示すもので、放電灯（以下「ランプ」とい
う）３は、限流インダクタンス２および交流制御
素子４を介して交流電源１に接続されている。ま
た、交流制御素子４の両端には、交流制御素子４
が「OFF」の状態にあるときに、限流インダク
タンス２を補償する補償チヨーク５が接続されて
いる。さらに、交流電源１には、力率改善用のコ
ンデンサ７が接続されており、交流制御素子４の
各端子と交流電源１とに制御部６が接続されてい
る。すなわち、交流電源１の電圧位相に基づいて
交流制御素子４を駆動し、これによつて定入力を
行うものである。

第２図は、ランプ電流Ilaと電源電圧Vsとの位
相関係の一例を示すものである。この図において
Ｔは電源電圧Vsのゼロクロス点からランプ電流
Ilaが転流するゼロクロス点までの位相差（以下
「転流位相角」という）を表わしており、△Ｔは
交流制御素子４によつてランプ電流がカツトオフ
される期間（以下「オフ期間」という）を表わ
し、さらにθはこのＴと△Ｔを加えた期間（以下
「導通位相角」という）を表わす。すなわち、時
刻P₀において制御部６から交流制御素子４のゲ
ート端子にパルスが印加され、交流制御素子４が
導通するうになつている。しかしながら、上述し
たようにランプ３内の蒸気圧が始動後高くなるに
従いランプ電流Ilaの位相が図の矢印Ｑの如く進
むようになり、また、その大きさである振幅も小
さくなつて例えば破線の位置となる。これがため
オフ期間△Ｔをそのままとすると、時刻P₀にお
いて交流制御素子４が導通し、定入力制御を行う
ことはできない。詳述すると、転流位相角Ｔが減
少することとなるので、前記時刻P₀である導通
位置は時刻P₁にずれることとなる。仮に、ラン
プ電流Ilaの位相のみが変化し、振幅が変化しな
ければ、これによつて導通位相角θが減少し一応
の定入力制御となるが、ランプ電流Ilaは振幅が
小さくなるので、定入力制御を行うためにはオフ
期間△Ｔも減少せしめて時刻P₂を導通位置とす
る必要がある。かかるオフ期間△Ｔの制御を制御
部６によつて行うことにより定入力点灯を実現し
ようとするものである。

第３図には、始動直後の入力電流を定格時の入
力電流以下となる定入力の為の導通位相条件の一
例を示す。この図において、縦軸は前述したオフ
位相角△Ｔを表わし、横軸は転流位相角Ｔを角度
を単位として表わしたものである。ここで、始動
直後は、図の点ａの位置にあつたとすると、図中
の矢印Ａの如く制御を行なえば定入力点灯を行う
ことができる。

次に、第１図に示した放電灯定入力点灯装置の
具体的な従来例を第４図に示す。

この図において、主回路の構成は、交流電源１
に、交流制御素子４、限流インダクタンス２、ラ
ンプ３の直列回路を接続し、さらに、交流制御素
子４の両端には、補助チヨーク５と、コンデンサ
８及び抵抗９の直列回路とが各々接続されてい
る。また、交流電源１の両端には、力率改善用の
コンデンサ７が接続されている。

次に、制御部６の具体的な構成を説明する。ま
ず、交流電源１の両端に電源ゼロクロス検出回路
６３が接続されており、第５図イに示す電源電圧
Vsの位相に対して、第５図ロに示すパルスが出
力されるようになつている。この電源ゼロクロス
検出回路６３は、例えば第６図のような回路で構
成される。詳述すると、交流電源１の出力は、全
波整流回路６３Ａに入力されて整流され、抵抗６
３Ｂ，６３Ｃに分圧されてトランジスタ６３Ｅの
ベースに印加されるようになつている。また、ト
ランジスタ６３Ｅのコレクタは抵抗６３Ｄを介し
て必要な電源に接続されている。トランヅスタ６
３Ｅは、そのベース電圧によつて「ON」、
「OFF」の動作を行うが、全波整流回路６３Ａの
出力が電源電圧Vsの位相に応じて変化するため、
抵抗６３Ｃ等の回路定数を適当に設定してやれば
第５図ロに示すパルスを得ることができる。

この電源ゼロクロス検出回路６３の出力は、単
安定マルチバイブレータ６４に入力され、ここか
ら、第５図ハに示す出力がされる。この出力は、
アツプカウンタ６５の「LOAD」端子に入力さ
れるように接続されている。このアツプカウンタ
６５の「CK」端子にはクロツク６６の出力が入
力されるようになつている。アツプカウンタ６５
の動作を説明すると、LOAD端子入力すなわち
単安定マルチバイブレータ６４の出力が「Ｌ」レ
ベルのときは入力されている数値を読み取り、
「Ｈ」レベルになると読み取つた数値に対してク
ロツク６６の出力パルスをカウントして加算する
機能を有する。この入力される数値は、ここでは
「零」に設定されており、これがためアツプカウ
ンタ６５は、単安定マルチバイブレータ６４の出
力が「Ｌ」から「Ｈ」レベルとなつた場合にクロ
ツク６６の出力パルスのカウントを開始すること
となる。このアツプカウント動作を第５図ホに示
す。

次に、交流制御素子４の両端には転流検出回路
６１が接続されている。ランプ電流Ilaが転流
（第２図参照）すると、交流制御素子４は
「OFF」となり、第５図イのVcのような端子間電
圧が生ずる。この電圧Vcを転流検出回路６１に
よつて検出し、所定の出力を同期回路６２に対し
て行う。これによつて同期回路６２はランプ電流
Ilaの転流位相から立ち上がる第５図ニに示す出
力をダウンカウンタ６７の「LOAD」端子に出
力する。ダウンカウンタ６７の「CK」端子には
クロツク６８の出力が入力されるように接続され
ており、また前述したアツプカウンタ６５の出力
が入力されるとともに、出力をトリガ回路６９に
対して行うように接続されている。このダウンカ
ウンタ６７の動作を説明すると、「LOAD」端子
入力すなわち同期回路６２の出力が「Ｌ」レベル
のときは、アツプカウンタ６５の出力を読み取
り、「Ｈ」レベルになると、直前の読み取り数値
に対してクロツク６８の出力パルスをカウントし
て減算する機能を有する。このダウンカウント動
作を第５図ヘに示す。

次に、トリガ回路６９は、前述したダウンカウ
ンタ６７の出力が「零」になつた場合に、第５図
トに示すトリガパルスを出力する機能を有する。
このトリガパルスは、ダイオード４１及び抵抗４
２を介して交流制御素子４のゲート端子に印加さ
れ、交流制御素子４が導通状態となる。トリガ回
路６９は、例えば第７図のような回路で構成され
ている。詳述すると、ダウンカウンタ６７の出力
端子に応じて必要な数のNOR回路６９Ａ，６９
ＡがAND回路６９Ｂに接続され、この出力は抵
抗６９Ｃを介してトランジスタ６９Ｄのベースに
接続されている。トランジスタ６９Ｄのコレクタ
は抵抗６９Ｆを介して必要な電源に接続されると
ともにコンデンサ６９Ｅを介してエミツタととも
にパルストランス６９Ｇの一次側に接続されてい
る。パルストランス６９Ｇの２次側はダイオード
４１ないしは抵抗４２を介して交流制御素子４の
ゲートおよびカソードに接続されている。以上の
トリガ回路６９の動作を説明すると、ダウンカウ
ンタ６７の出力が「零」となつた場合に、AND
回路６９Ｂの出力が「Ｈ」レベルとなる。これが
ため、トランジスタ６９Ｄが導通し、コンデンサ
６９Ｅの充電電荷が放電され、パルストランス６
９Ｇの二次側にトリガパルスが発生し、第５図ト
の如く出力されることとなる。

次に、上述した構成を有する従来例の全体的動
作を説明する。第５図の時刻ｔ＝０において、電
源電圧Vsがゼロクロスしたとする。これが電源
ゼロクロス回路６３によつて検知され、第５図ロ
に示すパルス出力が単安定マルチバイブレータ６
４に対してなされ、これによつてあらかじめ設定
された時間T₀経過後に第５図ハに示す出力がな
される。これがため、アツプカウンタ６５の
「LOAD」端子が「Ｈ」レベルとなるので、クロ
ツク６６の出力パルスに基づいて歩進のカウント
が行なわれ、ダウンカウンタ６７に出力される。
次に、上述した転流位相角Ｔが経過すると、ラン
プ電流Ilaが転流するので、これが転流検出回路
６１によつて検出され、同期回路６２の出力は
「Ｈ」レベルとなる。これがため、ダウンカウン
タ６７の「LOAD」端子が「Ｈ」レベルとなつ
て、ダウンカウンタ６７は、後退のカウント動作
を行うこととなる。例えば、転流位相角Ｔの経過
直前におけるアツプカウンタ６５のカウント出力
が「６」であつたとすると、ダウンカウンタ６７
は、転流位相角Ｔの経過後から後退カウントを行
い、「６」→「５」→「４」………と出力が変化
していく。このダウンカウント動作は、クロツク
６８の出力パルスのタイミングによつて行なわれ
る。このダウンカウント動作がすすんで、ダウン
カウンタ６７の出力が「零」となると、前述した
ようにトリガ回路６９からトリガパルスが出力さ
れ、交流制御素子４が導通することとなる。すな
わち、同期回路６２の出力の立ち上がりからダウ
ンカウント６７のカウント終了までの期間が、上
述したオフ期間△Ｔとなる。また、アツプカウン
タ６５およびダウンカウンタ６７は、各々
「LOAD」端子入力が「Ｌ」レベルとなつた時点
でカウント動作を停止するとともにリセツトさ
れ、次の半サイクルの制御動作に備えることとな
る。なお、クロツク６６，６８の出力パルスの周
期は、必要に応じて変化せしめる。仮に、周期を
同一に設定すると、オフ期間△Ｔと、転流位相角
Ｔから前記時間T₀を差し引いたＴ−T₀とは一致
することとなる。周期が一致しないときは、△Ｔ
≠Ｔ−T₀となるが、一定の対応関係が存在し、
定数ｋに対して、△Ｔ＝ｋ（Ｔ−T₀）となる。こ
こで、△Ｔ＝ｙ、Ｔ＝ｘとし、kT₀＝ｃとして表
現すると、ｙ＝kx−ｃ ………(1) となる。この第(1)式は、前述した第３図のグラフ
にほかならない。

次に、第２図に示したように、ランプ電流Ila
の位相が矢印Ｑの如く進んだ場合について説明す
る。この場合は、ランプ電流Ilaの転流する時間
が早くなる。これがため、転流位相角Ｔは、上述
した場合よりも小さくなる。従つて、上述の例に
対し、アツプカウンタ６５のカウント出力が例え
ば「４」の時点でダウンカウンタ６７がダウンカ
ウント動作を開始することとなる。これがため、
オフ期間△Ｔも小さくなつて、早い時期にトリガ
パルスが出力され、交流制御素子４が導通するこ
ととなる。

すなわち、第(1)式において、Ｔが減少し、これ
に応じて△Ｔも減少する。第３図のグラフ上で示
すと、点ａから矢印Ａの方向へ移行し、定入力点
灯の制御が行なわれることとなる。

次に、上記従来例において、電源電圧Vsの大
きさすなわち振幅が変化した場合を考える。ラン
プ３の始動過程において電源電圧Vsが上昇する
と、多少ランプ電流Ilaの位相が遅れるようにな
る。これがため、電源電圧Vsの上昇にともなつ
てランプ電流Ilaも増大しようとするが、ランプ
電流Ilaの位相が遅れることにより、オフ期間△
Ｔが長くなつてランプ電流Ilaを制限する。しか
しながら、かかるランプ電流Ilaの制限のみによ
つては、増大分を抑制するほどの効果がなく、ラ
ンプ電流Ilaは大きく増大する。逆に電源電圧Vs
が減少した場合には、同様の理由によつてランプ
電流Ilaは大きく減少することとなる。これは、
上述した従来例が、電源電圧Vsの変動に対して
何らの配慮がなされていないことによる。

また、かかるランプ電流Ilaの変動は、定格時
においても生ずる。

このように、電源電圧Vsの影響でランプ電流
Ilaないしはランプ電力が大きく変化すると、始
動過程における定入力制御を行うことができない
ばかりか、ランプ電流Ilaが少なすぎて定格に達
しない状態や、定格安定時においても電源電圧
Vsの減少によりランプ電力が減少しすぎて立消
えする状態を生じ、さらには、ランプ電力が増大
した結果ランプ寿命が短くなるなどの不都合があ
る。

本発明は、かかる点に鑑みてなされたもので、
電源電圧が増大した場合には、この増大の程度に
応じてオフ期間を長くすることによりランプ電流
を制限し、さらに電源電圧が減少した場合には、
この減少の程度に応じてオフ期間を短くすること
によりランプ電流を増大せしめ、これによつて電
源電圧の変動に対する定入力点灯制御を行い、良
好にランプ点灯を行うことができる放電灯定入力
点灯装置を提供することをその目的とする。

上記の目的を達成するため、本発明は限流イン
ダクタンスを介して交流電源に接続される放電
灯、これと直列に挿入接続される交流制御素子を
交流電源半サイクル中の一定位相にある基準位相
から放電灯管電流転流位相までの期間に略比例し
交流制御素子のオフ期間を制御するとともに、交
流電源電圧の増加に対応し、基準位相を進ませる
ことを特徴とする放電灯定入力点灯装置を発明の
要旨とするものである。

以下、本発明の一実施例を第８図乃至第１０図
に基づいて説明する。ここで、前述した第１図乃
至第７図を適宜参照することとし、同一の構成部
分については、同一の符号を用いることとする。

本発明にかかる放電灯定入力点灯装置の一構成
例を第８図に示す。この図に示す回路は、第４図
に示す従来例の回路に対して、電源ゼロクロス検
出回路６３のかわりに基準点設定回路１００を用
いるほかは、全く同一の構成となつている。

詳述すると、主回路の構成は、交流電源１に、
交流制御素子４、限流インダクタンス２、ランプ
３の直列回路を接続し、さらに、交流制御素子４
の両端には、補助チヨーク５と、コンデンサ８及
び抵抗９の直列回路とが各々接続されている。ま
た、交流電源１の両端には、力率改善用のコンデ
ンサ７が接続されている。

次に、制御部６の具体的な構成を説明する。ま
ず、交流電源１の両端に基準点設定回路１００が
接続されており、第９図ホに示すパルスが出力さ
れるようになつている。この基準点設定回路１０
０の具体的な構成と機能については後述すること
とする。

基準点設定回路１００の出力は、単安定マルチ
バイブレータ６４に入力され、ここから、第５図
ハに示す出力がされる。この出力は、アツプカウ
ンタ６５の「LOAD」端子に入力されるように
接続されている。このアツプカウンタ６５の
「CK」端子にはクロツク６６の出力が入力される
ようになつている。アツプカウンタ６５の動作を
説明すると、前述したようにLOAD端子入力す
なわち単安定マルチバイブレータ６４の出力が
「Ｌ」レベルのときは入力されている数値を読み
取り、「Ｈ」レベルになると読み取つた数値に対
してクロツク６６の出力パルスをカウントして加
算する機能を有する。この入力される数値は、こ
こでは「零」に設定されており、これがためアツ
プカウンタ６５は、単安定マルチバイブレータ６
４の出力が「Ｌ」から「Ｈ」レベルとなつた場合
にクロツク６６の出力パルスのカウントを開始す
ることとなる。

次に、交流制御素子４の両端には転流検出回路
６１が接続されている。ランプ電流Ilaが転流
（第２図参照）すると、交流制御素子４は
「OFF」となり、第５図イのVcのような端子間電
圧が生ずる。この電圧Vcを転流検出回路６１に
よつて検出し、所定の出力を同期回路６２に対し
て行う。これによつて同期回路６２はランプ電流
Ilaの転流位相から立ち上がる第５図ニに示す出
力をダウンカウンタ６７の「LOAD」端子に出
力する。ダウンカウンタ６７の「CK」端子には
クロツク６８の出力が入力されるように接続され
ており、また前述したアツプカウンタ６５の出力
が入力されるとともに、出力をトリガ回路６９に
対して行うように接続されている。このダウンカ
ウンタ６７の動作を説明すると、「LOAD」端子
入力すなわち同期回路６２の出力が「Ｌ」レベル
のときは、アツプカウンタ６５の出力を読み取
り、「Ｈ」レベルになると、直前の読み取り数値
に対してクロツク６８の出力パルスをカウントし
て減算する機能を有する。

次に、トリガ回路６９は、前述したダウンカウ
ンタ６７の出力が「零」になつた場合に、トリガ
パルスを出力する機能を有する。このトリガパル
スは、ダイオード４１及び抵抗４５を介して交流
制御素子４のゲート端子に印加され、交流制御素
子４が導通状態となる。

次に、前述した基準点設定回路１００について
詳述する。交流電源１の出力電圧Vsは、まず全
波整流回路１０１に入力され、整流されて抵抗１
０２，１０３に印加される。ここで分圧され、抵
抗１０３の電圧（第９図イのV_M，V_H，V_L）がツ
エナーダイオード１０４を介してトランジスタ１
０５のベースに印加されるように図の如く接続さ
れている。このトランジスタ１０５のコレクタは
トランジスタ１０８のベースに接続されている。
さらに、トランジスタ１０５，１０８のコレクタ
は各々抵抗１０６，１０７を介してバイアス用の
電源に接続される。またエミツタは、いずれも全
波整流回路１０１のマイナス側の端子に接続され
ている。

次に、トランジスタ１０８のコレクタは単安定
マルチバイブレータ１０９に接続され、この出力
は、１つはそのままAND回路１１１に入力され、
他の１つは奇数個のインバータ１１０，１１０，
………を介してAND回路１１１に入力されるよ
うになつている。

以上の構成を有する基準点設定回路１００の機
能について説明する。まず、抵抗１０３の両端の
電圧は、第９図イのV_M，V_H，V_Lの如くとなる。
ここで、V_M，V_H，V_Lは、電源電圧Vsの振幅の変
動に応じた３種類の場合を各々示し、通常はV_M
であるとする。この電圧V_M，V_H，V_Lがツエナー
ダイオード１０４に印加され、ツエナ電圧以上に
なると導通してトランジスタ１０５のベースに電
圧が印加されてこれも導通することとなる。これ
がため、トランジスタ１０５のコレクタ電圧が低
下して、トランジスタ１０８は「OFF」となる。
従つてトランジスタ１０８のコレクタ電圧は第９
図ロのようになる。この電圧が単安定マルチバイ
ブレータ１０９に印加され、トランジスタ１０８
の電圧の立上りから一定時間T_Dの遅延を行つて
第９図ハに示す信号M_Mが出力される。この信号
M_Mは単安定マルチバイブレータ１０９の反転出
力であり、「Ｌ」レベル期間が遅延時間となる。
したがつて、第９図ハに示す信号M_H，M_Lを出力
するトランジスタ１０８の電圧の立上りからの遅
延時間は信号M_Mを出力する場合と同様にT_Dでそ
れぞれ等しく一定で、この単安定マルチバイブレ
ータの出力の信号M_H，M_M，M_Lは電源電圧V_H，
V_M，V_Lの変化に応じて第９図ハに示すように電
源電圧のゼロクスに対して位相が変化する。この
出力は、そのままAND回路１１１に入力される
とともに、奇数個のインバータ１１０，１１０，
………に入力される。ここで、必要な遅延と反転
とが行なわれて、第９図ニの出力が得られる。

AND回路１１１では、第９図ハおよびニの電
圧が入力されて、第９図ホに示すパルスP_M，P_H，
P_Lが出力される。

次に、上記実施例の全体的について説明する。
まず、電源電圧Vsに何ら変動がなく、通常の状
態の場合は、抵抗１０３の端子電圧は、第９図イ
のV_Mの如くとなる。従つて、トランジスタ１０
８のコレクタ電圧は、第９図ロの如くとなり、単
安定マルチバイブレータ１０９の出力は、第９図
ハの如くとなる。これがため、インバータ１１０
の最終段の出力は、第９図ニのようになり、
AND回路１１１の出力は、第９図ホのP_Mの如く
となる。すなわち第５図ロに示す電源ゼロクロス
検出回路６３の出力と略同様の出力となり、これ
が単安定マルチバイブレータ６４に入力される。

他方、同期回路６２は、ランプ電流Ilaが転流
する時点で、第５図ニに示す出力を行う。

これら単安定マルチバイブレータ６４、同期回
路６２の出力が各々アツプカウンタ６５、ダウン
カウンタ６７の「LOAD」端子に入力され、第
５図ホ，ヘに示すカウント動作が行なわれて、ト
リガ回路６９から第５図トに示すトリガパルスが
交流制御素子４に対して出力されることとなる。
別言すると、電源電圧Vsに何ら変動のない通常
の場合は、第４図に示す従来例と略同様の動作が
行なわれ、定入力点灯が行なわれることとなる。

次に、電源電圧Vsが上昇した場合を説明する。
この場合には、抵抗１０３の端子電圧も上昇して
第９図イのV_Hの如くとなる。これがため、トラ
ンジスタ１０８のコレクタ電圧は、その立上がり
が早まり、第９図ロの矢印Q_Hの方向に立上がり
時点が移行する。これがため、単安定マルチバイ
ブレータ１０９の出力も、第９図ハの矢印Q_Hの
方向に移行し、インバータ１１０，１１０，……
…の最終段の出力も第９図ニの矢印Q_Hの方向に
移行する。以上の動作によつてAND回路１１１
の出力は、第９図ホに示すように前述したパルス
P_Mが矢印Q_Hの方向に移行したパルスP_Hとなる。
このパルスP_Hが第５図ロに示すゼロクロスパル
スに対応する新たな基準点となつて、第５図ハな
いしトの動作が行なわれる。詳述すると、パルス
P_Hの位置は、パルスP_Mないしはゼロクロス点の
位置に対して、第９図に示すように、△t_Hの位相
の進みがある。従つて、第５図ハに示す期間T₀
が△t_Hだけ短くなつたと等価的に考えることがで
きる。これを第(1)式に代入すると、 △Ｔ＝ｋ｛Ｔ−（T₀−△t_H）｝ ……(2) この第(2)式から、△Ｔ＝０の場合、すなわち、
第３図におけるグラフにおけるｘ軸との交点を求
めると、Ｔ−（T₀−△t_H）＝０Ｔ＝T₀−△t_H＝T_H ……(3) となる。従つて、第１０図に示すように、グラフ
は全体として左の方向へ移行するようになる。別
言すると、△t_H分だけT₀が実質的に短かくなり、
これにともなつてＴ−T₀の期間は長くなる（第
５図ハ，ニ参照）。従つて、オフ期間△Ｔも長く
なり、第５図トのトリガパルスの位置は遅れて交
流制御素子４によるランプ電流Ilaの制限がより
大となる。すなわち、電源電圧Vsが上昇した場
合には、この上昇の程度にも応じてランプ電流
Ilaの制御が行なわれることとなる。

次に、電源電圧Vsが低下した場合は、抵抗１
０３の端子電圧は第９図イのV_Lの如くとなる。
これがため、第９図ロ，ハ，ニ，ホの各出力は、
矢印Q_Lの方向へ移行し、AND回路１１１から、
第９図ホのP_Lに示すパルスが出力されるように
なる。パルスP_Lの位置は、パルスP_Mないしはゼ
ロクロス点の位置に対して、第９図に示すように
△t_Lの位相の遅れがある。従つて第５図ハに示す
期間T₀が△t_Lだけ長くなつたと等価的に考えるこ
とができる。これを第(1)式に代入すると、Ｔ＝ｋ｛Ｔ−（T₀＋△t_L）｝ ……(4) この第(4)式から、第３図のｘ軸との交点を求め
ると、Ｔ−（T₀＋△t_L）＝０Ｔ＝T₀＋△t_L＝T_L ……(5) となる。従つて、第１０図に示すように、グラフ
は全体として右の方向へ移行するようになる。別
言すると、△t_L分だけT₀が実質的に長くなり、こ
れにともなつてＴ−T₀の期間は短くなる（第５
図ハ，ニ参照）。従つてオフ期間△Ｔも短くなり、
第５図トのトリガパルスの位置は進んで交流制御
素子４によるランプ電流Ilaの制限はより小とな
る。すなわち、電源電圧Vsが低下した場合には、
この低下の程度にも応じてランプ電流Ilaの制御
が行なわれることとなる。

以上の動作をまとめると、始動時から定格点灯
に至るまでの定入力制御を行う条件を示すグラフ
を、電源電圧の変化に対応して移動せしめること
により、過渡状態における定入力制御のみならず
電源電圧の変化にも応じて定入力制御が行なわれ
る。具体的には、電源電圧の変化に応じて制御の
基準となる基準点を変化せしめることにより、制
御条件を示すグラフを移行せしめることができ、
これよつて過渡状態および定常状態における定入
力制御を良好に行うことができる。

以上のように本発明によれば、電源電圧が上昇
した場合には基準点の位相を進めることにより、
オフ位相角を増大せしめてランプ電流を絞り込
み、逆に電源電圧が下降した場合には基準点の位
相を遅らせることにより、オフ期間を減少せしめ
てランプ電流を増大せしめて電源電圧の変動にと
もなう定入力制御を行い、さらにこの制御を過渡
状態における定入力制御とともに行うこととした
ので、良好に定入力点灯を行うことができ、さら
にはランプ電力減少による立消え等の現象を防止
し、ランプの劣化を低減して寿命を長くすること
ができるというすぐれた効果を有する。

【図面の簡単な説明】

第１図は一般的な位相制御方式による放電灯定
入力点灯装置の回路図、第２図は位相制御方式の
基本的な原理を示す説明図、第３図は制御条件を
示す線図、第４図は従来の放電灯定入力点灯装置
を示す回路図、第５図イ乃至トは第４図の回路の
動作を示す線図、第６図は電源ゼロクロス検出回
路の一構成例を示す回路図、第７図はトリガ回路
の一構成例を示す回路図、第８図は本発明にかか
る放電灯定入力点灯装置の一構成例を示す回路
図、第９図イ乃至ホは第８図の回路の動作を示す
線図、第１０図は本発明における定入力制御条件
を示す線図である。１…交流電源、２…限流インダクタンス、３…
放電灯、４…交流制御素子、６…制御部、Ｔ…転
流位相角、△Ｔ…オフ期間、P_M，P_H，P_L…基準
点としてのパルス。

Claims

【特許請求の範囲】

１限流インダクタンスを介して交流電源に接続
される放電灯、これと直列に挿入接続される交流
制御素子とを交流電源半サイクル中の一定位相か
ら放電灯管電流転流位相までの期間に略比例し、
交流制御素子のオフ期間を制御するとともに、交
流電源電圧の増加に対応し、基準位相を進ませる
ことを特徴とする放電灯定入力点灯装置。