JPH01197840A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01197840A JPH01197840A JP2317988A JP2317988A JPH01197840A JP H01197840 A JPH01197840 A JP H01197840A JP 2317988 A JP2317988 A JP 2317988A JP 2317988 A JP2317988 A JP 2317988A JP H01197840 A JPH01197840 A JP H01197840A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- calculation
- arithmetic
- register
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims abstract description 57
- 238000004364 calculation method Methods 0.000 claims description 53
- 230000010365 information processing Effects 0.000 claims description 12
- 238000010606 normalization Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理装置に関し、特に複数の異なる演算機
構と、命令制御機構と、後続の命令が先行命令の演算結
果を参照するか否かを示す手段とを有する情報処理装置
。
構と、命令制御機構と、後続の命令が先行命令の演算結
果を参照するか否かを示す手段とを有する情報処理装置
。
従来、この種の情報処理装置は、命令語と命令語により
読出された制御情報が命令制御機構に送られ、命令制御
機構によって各演算機構のステージを制御し演算の実行
を行っていた。
読出された制御情報が命令制御機構に送られ、命令制御
機構によって各演算機構のステージを制御し演算の実行
を行っていた。
第３図は上述した情報処理装置の一例を示す構成図、第
４図は第３図に示す構成で乗算、加算、加算、乗算の順
序で命令を実行した場合のタイミングチャートである。
４図は第３図に示す構成で乗算、加算、加算、乗算の順
序で命令を実行した場合のタイミングチャートである。
この情報処理装置は、Ｅステージレジスタ１゜２、左桁
シフタ−１２，１３、右桁シフタ−１４，１５、加算回
路１６、Ｎステージレジスタ５、正規化シフター２０、
Ｓステージレジスタ７からなる加算機構と、Ｅステージ
レジスタ３，４、乗算回路１７．３人力加算回路１８、
加算回路１９、Ｎステージレジスタ６、正規化シフター
２１． Ｓステージレジスタ８とからなる乗算機構と
、科学演算レジスタ９と、ＩＲＩＯと、ＲＡＭＩＩと、
制御回路３９と、ｌＲ１０に保持された命令語とその命
令語によってＲＡＭ１ｌから読出された制御情報とによ
り、Ｅステージレジスタ１，２，３，４、Ｎステージレ
ジスタ５．６、Ｓステージレジスタ７．８、科学演算レ
ジスタ９を制御信号用パスを用いて制御する命令制御機
構２２とから構成されている。
シフタ−１２，１３、右桁シフタ−１４，１５、加算回
路１６、Ｎステージレジスタ５、正規化シフター２０、
Ｓステージレジスタ７からなる加算機構と、Ｅステージ
レジスタ３，４、乗算回路１７．３人力加算回路１８、
加算回路１９、Ｎステージレジスタ６、正規化シフター
２１． Ｓステージレジスタ８とからなる乗算機構と
、科学演算レジスタ９と、ＩＲＩＯと、ＲＡＭＩＩと、
制御回路３９と、ｌＲ１０に保持された命令語とその命
令語によってＲＡＭ１ｌから読出された制御情報とによ
り、Ｅステージレジスタ１，２，３，４、Ｎステージレ
ジスタ５．６、Ｓステージレジスタ７．８、科学演算レ
ジスタ９を制御信号用パスを用いて制御する命令制御機
構２２とから構成されている。
次に、本従来例の動作を説明する。
ただし、ここで用いた乗算命令および加算命令の実行は
それぞれ５マシンサイクルおよび２マシンサイクル要す
るものとしている。まず、ＩＲＩＯに乗算命令の命令語
が保持され、その命令語によってＲＡＭＩＩ内の制御情
報が読出される。ｌＲ１０に保持された命令語およびそ
の命令語によって読出されたＲＡＭＩＩ内の制御情報が
命令制御機構２２に送られる。命令制御機構２２は送ら
れてきた命令語および制御情報により時刻１．に乗算機
構のレジスタ３．４にデータをセットし演算を開始する
。この乗算命令は５マシンサイクルを要するのでＥステ
ージでの演算を行ない、５マシンサイクル後の時刻ｔ２
に次のＮステージへと処理が移行する。乗算命令がＮス
テージへと実行を移すと同時に乗算命令と同様にして加
算命令が加算機構のＥステージでの演算の実行を開始す
る。次にＮステージで乗算命令のデータは正規化シフタ
ー２０によって正規化され、正規化されたデータは時刻
ｔ３にレジスタ８に書込まれ、１マシンサイクル後の時
刻ｔ４に科学演算レジスタ９に書込まれる。また、加算
命令は２マシンサイクルを要するのでＥステージでの演
算を行ない、２マシンサイクル後の時刻ｔ４に次のＮス
テージへと処理が移行する。
それぞれ５マシンサイクルおよび２マシンサイクル要す
るものとしている。まず、ＩＲＩＯに乗算命令の命令語
が保持され、その命令語によってＲＡＭＩＩ内の制御情
報が読出される。ｌＲ１０に保持された命令語およびそ
の命令語によって読出されたＲＡＭＩＩ内の制御情報が
命令制御機構２２に送られる。命令制御機構２２は送ら
れてきた命令語および制御情報により時刻１．に乗算機
構のレジスタ３．４にデータをセットし演算を開始する
。この乗算命令は５マシンサイクルを要するのでＥステ
ージでの演算を行ない、５マシンサイクル後の時刻ｔ２
に次のＮステージへと処理が移行する。乗算命令がＮス
テージへと実行を移すと同時に乗算命令と同様にして加
算命令が加算機構のＥステージでの演算の実行を開始す
る。次にＮステージで乗算命令のデータは正規化シフタ
ー２０によって正規化され、正規化されたデータは時刻
ｔ３にレジスタ８に書込まれ、１マシンサイクル後の時
刻ｔ４に科学演算レジスタ９に書込まれる。また、加算
命令は２マシンサイクルを要するのでＥステージでの演
算を行ない、２マシンサイクル後の時刻ｔ４に次のＮス
テージへと処理が移行する。
また、１回目の加算命令がＮステージの処理に移行する
と同時に２回目の加算命令が加算機構のＥステージで°
の実行を開始する。また、第１回目の加算命令は時刻ｔ
４にＮステージにおいて正規化シフター２０により正規
化され、正規化されたデータは時刻ｔ５にレジスタ７に
書込まれ１マシンサイクル後の時刻ｔ６に科学演算レジ
スタ９に書込まれる。以後同様にして順次乗算と加算の
演算の処理が行なわれる。
と同時に２回目の加算命令が加算機構のＥステージで°
の実行を開始する。また、第１回目の加算命令は時刻ｔ
４にＮステージにおいて正規化シフター２０により正規
化され、正規化されたデータは時刻ｔ５にレジスタ７に
書込まれ１マシンサイクル後の時刻ｔ６に科学演算レジ
スタ９に書込まれる。以後同様にして順次乗算と加算の
演算の処理が行なわれる。
上述した従来の情報処理装置は、複数の異なる演算機構
を用いて、並列に演算の実行を行うための制御機構を有
していないため、より高速に演算の実行を行うことがで
きないという欠点がある。
を用いて、並列に演算の実行を行うための制御機構を有
していないため、より高速に演算の実行を行うことがで
きないという欠点がある。
本発明の情報処理装置は、
各演算機構に対応して設けられたカウント値保持手段と
、 演算機構の演算開始信号をカウントするとともに、カウ
ント値を該演算開始信号の演算機構のカウント値保持手
段に出力する第１のカウント手段と、 演算機構での演算結果がストアされるストアバッファと
、 初期値が第１のカウント手段と同じで、演算結果の演算
レジスタへの書込み信号をカウントする第２のカウント
手段と、 後続の命令が先行命令の演算結果を参照しない場合に、
前記複数の独立した演算機構を用いて複数の命令の演算
を並列に実行し、演算命令が最終ステージへ移行すると
、第２のカウント手段のカウント値と内容が同じである
カウント値保持手段に対応する演算命令の演算結果を演
算レジスタに書込み、他の演算命令の演算結果はストア
バッファの当該演算命令のカウント値保持手段の内容で
示されるアドレスに格納し、演算命令が最終ステージへ
移行しても、カウント値保持手段の内容が第２のカウン
ト手段のカウント値と同じである演算命令が存在しない
場合は、ストアバッファの第２のカウント手段の内容で
示されるアドレスの内容を演算レジスタへ書込む制御手
段とを有している。
、 演算機構の演算開始信号をカウントするとともに、カウ
ント値を該演算開始信号の演算機構のカウント値保持手
段に出力する第１のカウント手段と、 演算機構での演算結果がストアされるストアバッファと
、 初期値が第１のカウント手段と同じで、演算結果の演算
レジスタへの書込み信号をカウントする第２のカウント
手段と、 後続の命令が先行命令の演算結果を参照しない場合に、
前記複数の独立した演算機構を用いて複数の命令の演算
を並列に実行し、演算命令が最終ステージへ移行すると
、第２のカウント手段のカウント値と内容が同じである
カウント値保持手段に対応する演算命令の演算結果を演
算レジスタに書込み、他の演算命令の演算結果はストア
バッファの当該演算命令のカウント値保持手段の内容で
示されるアドレスに格納し、演算命令が最終ステージへ
移行しても、カウント値保持手段の内容が第２のカウン
ト手段のカウント値と同じである演算命令が存在しない
場合は、ストアバッファの第２のカウント手段の内容で
示されるアドレスの内容を演算レジスタへ書込む制御手
段とを有している。
したがって、後続の命令が先行命令の演算結果を参照し
ない場合に演算を並列に実行することにより、より高速
に情報の処理を行うことができる。
ない場合に演算を並列に実行することにより、より高速
に情報の処理を行うことができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理装置の一実施例の構成図、第
２図は本実施例において乗算、加算、加算、乗算の順で
命令を実行した場合のタイミングチャートである。
２図は本実施例において乗算、加算、加算、乗算の順で
命令を実行した場合のタイミングチャートである。
本実施例では、初期値が０で、各演算機構の演算開始信
号をカウントする演算開始信号カウンタ２４と、初期値
が０で、科学演算レジスタ９へ演算結果が書込まれる毎
にカウントアツプしていくソフトウェアリソース更新信
号カウンタ２３と、加算機構に設けられ、演算開始信号
カウンタ２４のカウント値を保持するレジスタ２５．２
７．２９と、乗算機構に設けられ演算開始信号カウンタ
２４のカウント値を保持するレジスタ２６．２８．３０
と、演算結果が格納されるストアバッファ３Ｉと、レジ
スタ７または８の演算結果を選択するセレクタ３５と、
レジスタ７または演算結果を選択してストアバッファ３
１へ古込むセレクタ３６と、レジスタ２９または３０の
カウント値を選択してストアバッファ３１の書込みアド
レスとして出力するセレクタ３４と、レジスタ２９と３
０のカウント値の大小を比較して、セレクタ３４、３５
．３６を制御する比較器３２と、ソフトウェアリソース
更新信号カウンタ２３のカウント値をそれぞれレジスタ
２９、レジスタ３０のカウント値と比較する比較器３７
．３３と、比較器３７．３３の出力を受けて、セレクタ
３５またはストアバッファ３１の出力を選択して科学演
算レジスタ９へ書込むオアゲート３８とが第３図の従来
例に付加されている。
号をカウントする演算開始信号カウンタ２４と、初期値
が０で、科学演算レジスタ９へ演算結果が書込まれる毎
にカウントアツプしていくソフトウェアリソース更新信
号カウンタ２３と、加算機構に設けられ、演算開始信号
カウンタ２４のカウント値を保持するレジスタ２５．２
７．２９と、乗算機構に設けられ演算開始信号カウンタ
２４のカウント値を保持するレジスタ２６．２８．３０
と、演算結果が格納されるストアバッファ３Ｉと、レジ
スタ７または８の演算結果を選択するセレクタ３５と、
レジスタ７または演算結果を選択してストアバッファ３
１へ古込むセレクタ３６と、レジスタ２９または３０の
カウント値を選択してストアバッファ３１の書込みアド
レスとして出力するセレクタ３４と、レジスタ２９と３
０のカウント値の大小を比較して、セレクタ３４、３５
．３６を制御する比較器３２と、ソフトウェアリソース
更新信号カウンタ２３のカウント値をそれぞれレジスタ
２９、レジスタ３０のカウント値と比較する比較器３７
．３３と、比較器３７．３３の出力を受けて、セレクタ
３５またはストアバッファ３１の出力を選択して科学演
算レジスタ９へ書込むオアゲート３８とが第３図の従来
例に付加されている。
次に、本実施例の動作を、乗算、加算、加算、乗算の順
で命令を実行した場合を例に上げて第２図により説明す
る。まず、ＩＲＩＯに乗算命令の命令語がセットされ、
その命令語によりＲＡＭＩＩ内の制御情報が読出され、
命令語と共に命令制御機構２２へ送られる。命令制御機
構２２はＩＲＩＯより命令語およびＲＡＭＩＩよりの制
御情報を受けとり乗算機構を用いての演算の開始指示を
出すと同時に命令制御機構２２内の演算開始信号カウン
タ２４より乗算機構演算番号保持レジスタ２６に演算番
号ｒ０００Ｊが送出される。乗算機構では命令制御機構
２２からの演算開始指示信号を受けとりＥステージでの
演算を開始する（時刻１＋）。次に、加算命令の命令語
が乗算命令より１マシンサイクル遅れてＩＲＩＯにセッ
トされ、この命令語よりＲＡＭＩＩ内の制御情報が読出
され、命令語と共に命令制御機構２２に送られる。命令
制御機構２２はＩＲＩＯからの命令語およびＲＡＭＩＩ
からの制御情報を受けとると、本加算命令が先行する乗
算命令の演算結果を参照するか否かを制御回路３９から
受けとり、加算命令が先行する乗算命令の演算結果を参
照しないことを確認し、加算機構を用いて演算を開始す
る。また、この時には乗算命令同様レジスタ２５に演算
番号ｒ００１ Ｊがカウンタ２４から送られセットされ
ている。本実施例では５マシンサイクル命令の乗算命令
と２マシンサイクル命令の加算命令を例に上げて説明し
ているので、加算命令の演算はＥステージで２マシンサ
イクル後、命令の処理をＮステージへと移行する（時刻
ｔｚ）。加算命令の演算の実行がＮステージレジスタ５
にセットされると同時に加算命令の演算番号ｒ００１
ＪもＮステージレジスタ７にセットされる。また、加算
命令の演算の実行がＮステージへ奢移行すると３番目の
命令である次の加算命令が加算機構Ｅステージでの演算
を開始する。さらに、１マシンサイクル後、Ｎステージ
での正規化を終えた２番目の命令である加算命令は次の
ステージへと移行する。
で命令を実行した場合を例に上げて第２図により説明す
る。まず、ＩＲＩＯに乗算命令の命令語がセットされ、
その命令語によりＲＡＭＩＩ内の制御情報が読出され、
命令語と共に命令制御機構２２へ送られる。命令制御機
構２２はＩＲＩＯより命令語およびＲＡＭＩＩよりの制
御情報を受けとり乗算機構を用いての演算の開始指示を
出すと同時に命令制御機構２２内の演算開始信号カウン
タ２４より乗算機構演算番号保持レジスタ２６に演算番
号ｒ０００Ｊが送出される。乗算機構では命令制御機構
２２からの演算開始指示信号を受けとりＥステージでの
演算を開始する（時刻１＋）。次に、加算命令の命令語
が乗算命令より１マシンサイクル遅れてＩＲＩＯにセッ
トされ、この命令語よりＲＡＭＩＩ内の制御情報が読出
され、命令語と共に命令制御機構２２に送られる。命令
制御機構２２はＩＲＩＯからの命令語およびＲＡＭＩＩ
からの制御情報を受けとると、本加算命令が先行する乗
算命令の演算結果を参照するか否かを制御回路３９から
受けとり、加算命令が先行する乗算命令の演算結果を参
照しないことを確認し、加算機構を用いて演算を開始す
る。また、この時には乗算命令同様レジスタ２５に演算
番号ｒ００１ Ｊがカウンタ２４から送られセットされ
ている。本実施例では５マシンサイクル命令の乗算命令
と２マシンサイクル命令の加算命令を例に上げて説明し
ているので、加算命令の演算はＥステージで２マシンサ
イクル後、命令の処理をＮステージへと移行する（時刻
ｔｚ）。加算命令の演算の実行がＮステージレジスタ５
にセットされると同時に加算命令の演算番号ｒ００１
ＪもＮステージレジスタ７にセットされる。また、加算
命令の演算の実行がＮステージへ奢移行すると３番目の
命令である次の加算命令が加算機構Ｅステージでの演算
を開始する。さらに、１マシンサイクル後、Ｎステージ
での正規化を終えた２番目の命令である加算命令は次の
ステージへと移行する。
Ｓステージにおいては２番目の加算命令の演算番号ｒ０
０１ Ｊと命令制御機構２２内のソフトウェアリソース
更新信号カウンタ２３の内容とが比較器３７で比較され
る。カウンタ２３にはｒｏｏｏ Ｊが初期設定してあり
、比較結果が不一致となるので２番目の命令である加算
命令の演算結果は科学演算レジスタ９を更新せず、演算
結果をストアするストアバッファ３１のｒｏｏｌ」番地
に書込まれる（時刻ｔａ）。次に、最初の命令である乗
算命令は５マシンサイクルＥステージでの演算を行い正
規化のためＮステージへと処理を移行する。最初の乗算
命令がＮステージでの処理へと移行すると同時に４番目
の命令である乗算命令がＥステージでの演算を開始する
。また、この時３番目の命令である加算命令を加算機構
での正規化のためにＮステージへと処理を移行する。次
に１マシンサイクル後正規化を終えた最初の乗算命令お
よび３番目の命令である加算命令の各演算結果が書込み
のためＳステージへと処理を同時に移行する。ここで乗
算命令の演算番号と加算命令の演算番号が比較器３２に
より大小比較され、演算番号の小さい乗算命令の演算結
果はセレクタ３５によりセレクトされ科学演算レジスタ
９に書込まれる。また、演算番号の大きい加算命令の演
算結果はセレクタ３６によりセレクトされ、ストアバッ
ファ３１のｒｏｔｏ Ｊ番地に書込まれる。また、各演
算番号はソフトウェアリソース更新信号カウンタ２３の
内容と比較器３７．３３により比較される。カウンタ２
３は初期値ｒ０００ Ｊであるので乗算命令の演算番号
と一致しており、オアゲート３８を介して科学演算レジ
スタ９への書込みがＳステージレジスタ８からのものな
のか、ストアバッファ３１からのものなのかを判断し、
Ｓステージレジスタ８からの出力をセレクトする。
０１ Ｊと命令制御機構２２内のソフトウェアリソース
更新信号カウンタ２３の内容とが比較器３７で比較され
る。カウンタ２３にはｒｏｏｏ Ｊが初期設定してあり
、比較結果が不一致となるので２番目の命令である加算
命令の演算結果は科学演算レジスタ９を更新せず、演算
結果をストアするストアバッファ３１のｒｏｏｌ」番地
に書込まれる（時刻ｔａ）。次に、最初の命令である乗
算命令は５マシンサイクルＥステージでの演算を行い正
規化のためＮステージへと処理を移行する。最初の乗算
命令がＮステージでの処理へと移行すると同時に４番目
の命令である乗算命令がＥステージでの演算を開始する
。また、この時３番目の命令である加算命令を加算機構
での正規化のためにＮステージへと処理を移行する。次
に１マシンサイクル後正規化を終えた最初の乗算命令お
よび３番目の命令である加算命令の各演算結果が書込み
のためＳステージへと処理を同時に移行する。ここで乗
算命令の演算番号と加算命令の演算番号が比較器３２に
より大小比較され、演算番号の小さい乗算命令の演算結
果はセレクタ３５によりセレクトされ科学演算レジスタ
９に書込まれる。また、演算番号の大きい加算命令の演
算結果はセレクタ３６によりセレクトされ、ストアバッ
ファ３１のｒｏｔｏ Ｊ番地に書込まれる。また、各演
算番号はソフトウェアリソース更新信号カウンタ２３の
内容と比較器３７．３３により比較される。カウンタ２
３は初期値ｒ０００ Ｊであるので乗算命令の演算番号
と一致しており、オアゲート３８を介して科学演算レジ
スタ９への書込みがＳステージレジスタ８からのものな
のか、ストアバッファ３１からのものなのかを判断し、
Ｓステージレジスタ８からの出力をセレクトする。
また、科学演算レジスタ９の更新と同一タイミングでカ
ウンタ２３は◆１される。また、次のマシンサイクルに
おいては乗算機構の演算番号および加算機構の演算番号
はカウンタ２３の内容と一致していないため、カウ′ン
タ２３の内容ｒｏｌｌ Ｊで読出されたストアバッファ
３１のｒｏｌｌ Ｊ番地に格納されていた２番目の命令
である加算命令の演算結果が科学演算レジスタ９に書込
まれる。以上のようにして後続の加算命令および乗算命
令の演算結果を順次科学演算レジスタ９に書込み、命令
の処理を終了する。
ウンタ２３は◆１される。また、次のマシンサイクルに
おいては乗算機構の演算番号および加算機構の演算番号
はカウンタ２３の内容と一致していないため、カウ′ン
タ２３の内容ｒｏｌｌ Ｊで読出されたストアバッファ
３１のｒｏｌｌ Ｊ番地に格納されていた２番目の命令
である加算命令の演算結果が科学演算レジスタ９に書込
まれる。以上のようにして後続の加算命令および乗算命
令の演算結果を順次科学演算レジスタ９に書込み、命令
の処理を終了する。
（発明の効果］
以上説明したように本発明は、後続の命令が先行する命
令の演算結果を参照しない時に演算機構の演算開始信号
をカウントする第１のカウント手段と、演算機構での演
算結果をストアするストアバッファと、演算機構での演
算結果の演算レジスタへ書込みをカウントする第２のカ
ウント手段と、演算開始時に第１のカウント手段の出力
を受け、演算機構毎にその出力を保持する手段とを有し
、後続の命令が先行命令の演算結果を参照しない場合に
演算を並列に実行することにより、より高速に情報の処
理を行うことができる効果がある。
令の演算結果を参照しない時に演算機構の演算開始信号
をカウントする第１のカウント手段と、演算機構での演
算結果をストアするストアバッファと、演算機構での演
算結果の演算レジスタへ書込みをカウントする第２のカ
ウント手段と、演算開始時に第１のカウント手段の出力
を受け、演算機構毎にその出力を保持する手段とを有し
、後続の命令が先行命令の演算結果を参照しない場合に
演算を並列に実行することにより、より高速に情報の処
理を行うことができる効果がある。
第１図は本発明の情報処理装置の一実施例の構成図、第
２図は本実施例における演算実行のタイミングチャート
、第３図は従来例の構成図、第４図は第３図の従来例に
おける演算実行のタイミングチャートである。 １．２−・・加算機構Ｅステージレジスタ、３．４−・
・乗算機構Ｅステージレジスタ、５・・・加算機構Ｎス
テージレジスタ、６・・・乗算機構Ｎステージレジスタ
、７−・加算機構Ｓステージレジスタ、 ８・・・乗算機構Ｓステージレジスタ、９・・・科学演
算レジスタ、 １０−・・命令レジスタ、 １１−ＲＡＭ。 １２、１３−・・左桁シフタ−， １４、１５−・・右桁シフタ−， １６−・・加算回路、 １７−・・乗算回路、 １８−３人力加算回路、 １９−・・加算回路、 ２０、２１−・・正規化シフター、 ２２・・・命令制御機構、 ２３−・・ソフトウェアリソース更新信号カウンタ、 ２４・・・演算開始信号カウンタ、 ２５、２６．２７．２８゜ ３１−・・ストアバッファ、 ３２、３３．３７−・・比較器、 ３４、３５．３６−・・セレクタ、 ３８−・・オアゲート、 ３９−・・制御回路。
２図は本実施例における演算実行のタイミングチャート
、第３図は従来例の構成図、第４図は第３図の従来例に
おける演算実行のタイミングチャートである。 １．２−・・加算機構Ｅステージレジスタ、３．４−・
・乗算機構Ｅステージレジスタ、５・・・加算機構Ｎス
テージレジスタ、６・・・乗算機構Ｎステージレジスタ
、７−・加算機構Ｓステージレジスタ、 ８・・・乗算機構Ｓステージレジスタ、９・・・科学演
算レジスタ、 １０−・・命令レジスタ、 １１−ＲＡＭ。 １２、１３−・・左桁シフタ−， １４、１５−・・右桁シフタ−， １６−・・加算回路、 １７−・・乗算回路、 １８−３人力加算回路、 １９−・・加算回路、 ２０、２１−・・正規化シフター、 ２２・・・命令制御機構、 ２３−・・ソフトウェアリソース更新信号カウンタ、 ２４・・・演算開始信号カウンタ、 ２５、２６．２７．２８゜ ３１−・・ストアバッファ、 ３２、３３．３７−・・比較器、 ３４、３５．３６−・・セレクタ、 ３８−・・オアゲート、 ３９−・・制御回路。
Claims (1)
- 【特許請求の範囲】 複数の独立した演算機構と、命令制御機構と、後続の
命令が先行命令の演算結果を参照するか否かを示す手段
とを有する情報処理装置において、各演算機構に対応し
て設けられたカウント値保持手段と、 演算機構の演算開始信号をカウントするとともに、カウ
ント値を該演算開始信号の演算機構のカウント値保持手
段に出力する第１のカウント手段と、 演算機構での演算結果がストアされるストアバッファと
、 初期値が第１のカウント手段と同じで、演算結果の演算
レジスタへの書込み信号をカウントする第２のカウント
手段と、 後続の命令が先行命令の演算結果を参照しない場合に、
前記複数の独立した演算機構を用いて複数の命令の演算
を並列に実行し、演算命令が最終ステージへ移行すると
、第２のカウント手段のカウント値と内容が同じである
カウント値保持手段に対応する演算命令の演算結果を演
算レジスタに書込み、他の演算命令の演算結果はストア
バッファの当該演算命令のカウント値保持手段の内容で
示されるアドレスに格納し、演算命令が最終ステージへ
移行しても、カウント値保持手段の内容が第２のカウン
ト手段のカウント値と同じである演算命令が存在しない
場合は、ストアバッファの第２のカウント手段の内容で
示されるアドレスの内容を演算レジスタへ書込む制御手
段とを有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317988A JPH01197840A (ja) | 1988-02-02 | 1988-02-02 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2317988A JPH01197840A (ja) | 1988-02-02 | 1988-02-02 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01197840A true JPH01197840A (ja) | 1989-08-09 |
Family
ID=12103416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317988A Pending JPH01197840A (ja) | 1988-02-02 | 1988-02-02 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01197840A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110746A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd | |
| JPS61220071A (ja) * | 1985-03-25 | 1986-09-30 | Mitsubishi Electric Corp | 並列演算処理装置 |
-
1988
- 1988-02-02 JP JP2317988A patent/JPH01197840A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5110746A (ja) * | 1974-07-17 | 1976-01-28 | Hitachi Ltd | |
| JPS61220071A (ja) * | 1985-03-25 | 1986-09-30 | Mitsubishi Electric Corp | 並列演算処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6028015B2 (ja) | 情報処理装置 | |
| JPH03286332A (ja) | デジタルデータ処理装置 | |
| JP2685245B2 (ja) | プログラマブルコントローラ | |
| JPH01197840A (ja) | 情報処理装置 | |
| JP2812610B2 (ja) | パイプライン制御方式 | |
| JPS6242301B2 (ja) | ||
| JPS63188230A (ja) | 情報処理装置 | |
| JPH0559451B2 (ja) | ||
| JPS5999552A (ja) | マイクロコンピユ−タ | |
| JP2576589B2 (ja) | 仮想記憶アクセス制御方式 | |
| JP2693598B2 (ja) | ディジタルシグナルプロセッサのプログラム実行制御装置 | |
| JPH09146769A (ja) | パイプライン処理装置 | |
| JPH0792902A (ja) | プログラマブルコントローラ | |
| JPH01284926A (ja) | 演算装置の命令読出方式 | |
| JPH027129A (ja) | 演算処理装置 | |
| JPS6337412B2 (ja) | ||
| JPH10171654A (ja) | 高速データ演算処理装置 | |
| JPH0512009A (ja) | デイジタル信号処理装置 | |
| JPH05204638A (ja) | パイプライン処理装置 | |
| JPH03129429A (ja) | マイクロプログラム制御装置 | |
| JPH01188940A (ja) | 情報処理装置 | |
| JPS62288939A (ja) | 情報処理装置 | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPS62143176A (ja) | ベクトルレジスタアクセス制御方式 | |
| JPH07113891B2 (ja) | パイプライン処理装置 |