JPH01197847A - データ保護装置 - Google Patents
データ保護装置Info
- Publication number
- JPH01197847A JPH01197847A JP63021851A JP2185188A JPH01197847A JP H01197847 A JPH01197847 A JP H01197847A JP 63021851 A JP63021851 A JP 63021851A JP 2185188 A JP2185188 A JP 2185188A JP H01197847 A JPH01197847 A JP H01197847A
- Authority
- JP
- Japan
- Prior art keywords
- data
- card
- cpu
- read
- memory card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Credit Cards Or The Like (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ＩＣカードなどのメモリカードを接続可能な
データ処理装置に適用されるデータ保護装置に関する。
データ処理装置に適用されるデータ保護装置に関する。
［従来の技術］
近年、ＲＯＭ、ＲＡＭなどの内蔵メモリとは別にＩＣカ
ードなどのメモリカードを着脱自在に接続し、ＣＰＵの
プログラム動作に応じてメモリカードにデータの読出し
および書込みを行なうようにした例えばＥＣＲ（［予成
キャッシュレジスタ）などのデータ処理装置が開発され
ている。
ードなどのメモリカードを着脱自在に接続し、ＣＰＵの
プログラム動作に応じてメモリカードにデータの読出し
および書込みを行なうようにした例えばＥＣＲ（［予成
キャッシュレジスタ）などのデータ処理装置が開発され
ている。
このようなものにおいて、メモリカードをカード用コネ
クタから抜取った場合、ＣＰＵがプログラム制御により
メモリカードとの間でデータの読み書きを行なっている
とプログラムが正常に動作しなくなるためＣＰＵの動作
が異常となってデータが破壊されるおそれがある。また
メモリカードとの間でデータの読み書きが行なわれてい
なくてもカードを抜取ったときに生じるノイズが処理装
置のアドレス信号やデータ信号に影響を及ぼして装置全
体が誤動作するおそれがある。このため、従来のこの種
装置においては、メモリカードが抜取られたときにＣＰ
Ｕにリセットをかけることにより処理データを保護する
データ保護装置が設けられている。
クタから抜取った場合、ＣＰＵがプログラム制御により
メモリカードとの間でデータの読み書きを行なっている
とプログラムが正常に動作しなくなるためＣＰＵの動作
が異常となってデータが破壊されるおそれがある。また
メモリカードとの間でデータの読み書きが行なわれてい
なくてもカードを抜取ったときに生じるノイズが処理装
置のアドレス信号やデータ信号に影響を及ぼして装置全
体が誤動作するおそれがある。このため、従来のこの種
装置においては、メモリカードが抜取られたときにＣＰ
Ｕにリセットをかけることにより処理データを保護する
データ保護装置が設けられている。
第３図は従来のデータ保護装置を示す図であって、図中
１はメモリカード、２はメモリカード用コネクタ、３は
ＣＰＵのリセット端子に接続されるリセット信号発生回
路である。メモリカード用コネクタ２にメモリカード１
が装着されている状態では、カード内部の端子１ａがコ
ネクタ２の端子２ａと接続され、カード内部の端子１ｂ
がコネクタ２の端子２ｂと接続される。この結果、リセ
ット信号発生回路３の入力電圧Ｖ１ｎはローレベルであ
る。これに対し、メモリカード用コネクタ２からメモリ
カード１が抜取られると、リセット信号発生回路３の入
力電圧Ｖｉｎはノ＼イレベルとなり、これによりリセッ
ト信号が生成され、ＣＰＵのリセット端子に供給されて
ＣＰＵにリセットかかかるものとなっている。
１はメモリカード、２はメモリカード用コネクタ、３は
ＣＰＵのリセット端子に接続されるリセット信号発生回
路である。メモリカード用コネクタ２にメモリカード１
が装着されている状態では、カード内部の端子１ａがコ
ネクタ２の端子２ａと接続され、カード内部の端子１ｂ
がコネクタ２の端子２ｂと接続される。この結果、リセ
ット信号発生回路３の入力電圧Ｖ１ｎはローレベルであ
る。これに対し、メモリカード用コネクタ２からメモリ
カード１が抜取られると、リセット信号発生回路３の入
力電圧Ｖｉｎはノ＼イレベルとなり、これによりリセッ
ト信号が生成され、ＣＰＵのリセット端子に供給されて
ＣＰＵにリセットかかかるものとなっている。
［発明が解決しようとする課題］
しかるに、上述した従来のデータ保護装置においては、
メモリカードを抜取ると必ずＣＰＵにリセットがかかる
ため、ＣＰＵにおいてメモリカードを使用していない動
作を実行中であってもＣＰＵにリセットがかかって動作
が中断してしまい、処理データを失ってしまう問題があ
った。
メモリカードを抜取ると必ずＣＰＵにリセットがかかる
ため、ＣＰＵにおいてメモリカードを使用していない動
作を実行中であってもＣＰＵにリセットがかかって動作
が中断してしまい、処理データを失ってしまう問題があ
った。
そこで本発明は、メモリカードを抜取ったときにメモリ
カードとのデータの読み書きを行なっている場合にはＣ
ＰＵをリセットして異常動作によるデータへの影響を防
止し得、かつメモリカードとのデータの読み書きを行な
っていない場合にはＣＰＵをリセットしないで処理デー
タを保護できるデータ保護装置を提供しようとするもの
である。
カードとのデータの読み書きを行なっている場合にはＣ
ＰＵをリセットして異常動作によるデータへの影響を防
止し得、かつメモリカードとのデータの読み書きを行な
っていない場合にはＣＰＵをリセットしないで処理デー
タを保護できるデータ保護装置を提供しようとするもの
である。
［課題を解決するための手段］
本発明は、ＣＰ Ｕ 、 ＲＯＭ 、 ＲＡ Ｍ ｔｔ
トを有する処理装置本体にバスラインを介してメモリ
カード用コネクタを接続し、このメモリカード用コネク
タに着脱自在に接続されたメモリカードとの間でデータ
の読み書きを行なう装置において、バスライン上にバス
バッファを介在するとともに、メモリカード用コネクタ
からメモリカードが抜かれたことを検知するカード抜取
り検知手段と、この検知手段によるカード抜取り信号に
応じてメモリカードと処理装置本体とがバスバッファを
介してデータの読み書きを行なっているか否かを判断す
る判断手段と、この判断手段の結果によりデータの読み
書きを行なっている場合にはＣＰＵの動作をリセットし
２、かつデータの読み書きを行なっていない場合にはＣ
ＰＵの動作を保持するデータ保護手段とを設けたもので
ある。
トを有する処理装置本体にバスラインを介してメモリ
カード用コネクタを接続し、このメモリカード用コネク
タに着脱自在に接続されたメモリカードとの間でデータ
の読み書きを行なう装置において、バスライン上にバス
バッファを介在するとともに、メモリカード用コネクタ
からメモリカードが抜かれたことを検知するカード抜取
り検知手段と、この検知手段によるカード抜取り信号に
応じてメモリカードと処理装置本体とがバスバッファを
介してデータの読み書きを行なっているか否かを判断す
る判断手段と、この判断手段の結果によりデータの読み
書きを行なっている場合にはＣＰＵの動作をリセットし
２、かつデータの読み書きを行なっていない場合にはＣ
ＰＵの動作を保持するデータ保護手段とを設けたもので
ある。
［作用］
このような構成の本発明装置であれば、メモリカードと
処理装置本体とがデータの読み書きを行なっているとき
にメモリカードを抜取るとＣＰＵがリセットされて異常
動作によるデータ破壊が防止される。メモリカードと処
理装置本体とがデー・ 夕の読み書きを行なっていない
ときにメモリカードを抜取るとＣＰＵの動作が保持さ、
れて処理中のデータは保護される。このとき、カード抜
取りによって発生するノイズはバスバッファによって除
去される。
処理装置本体とがデータの読み書きを行なっているとき
にメモリカードを抜取るとＣＰＵがリセットされて異常
動作によるデータ破壊が防止される。メモリカードと処
理装置本体とがデー・ 夕の読み書きを行なっていない
ときにメモリカードを抜取るとＣＰＵの動作が保持さ、
れて処理中のデータは保護される。このとき、カード抜
取りによって発生するノイズはバスバッファによって除
去される。
［実施例］
以下、本発明の実施例を図面を参照しながら説明する。
第１図は本実施例装置の構成を示す図であって、１０は
メモリカードとしてのＩＣカードであり、２０は上記Ｉ
Ｃカード１０を着脱自在に接続するＩＣカードコネクタ
であり、３０は上記ＩＣカードコネクタ２０に装着され
たＩＣカード１０との間でデータの読取りおよび書込み
を行なうデータ処理装置本体である。データ処理装置本
体３０は、プログラム制御により入力データの演算動作
、状態の判定動作等を行なうＣＰＵ （中央処理装置）
３１、プログラム等の固定データを記憶するＲＯＭ （
リード・オンリ・メモリ）３２、入力データ、演算処理
データなどの可変的データを記憶するＲＡＭ （ランダ
ム・アクセス−メモリ）３３、およびキーボード、表示
器、プリンタなどの入出力機器を駆動制御する入出力コ
ントローラ３４から構成されている。また、前記ＩＣカ
ードコネクタ２０をアドレス・データバス４１．リード
／ライト信号線４２およびステータス信号線４３を介し
て接続している。そして、アドレスやデータバス４１お
よびリード／ライト信号線４２にはＩＣカード１０をＩ
Ｃカードコネクタ２０から抜取ったときに発生するノイ
ズを除去するためのバスバッファ５０が介在されている
。
メモリカードとしてのＩＣカードであり、２０は上記Ｉ
Ｃカード１０を着脱自在に接続するＩＣカードコネクタ
であり、３０は上記ＩＣカードコネクタ２０に装着され
たＩＣカード１０との間でデータの読取りおよび書込み
を行なうデータ処理装置本体である。データ処理装置本
体３０は、プログラム制御により入力データの演算動作
、状態の判定動作等を行なうＣＰＵ （中央処理装置）
３１、プログラム等の固定データを記憶するＲＯＭ （
リード・オンリ・メモリ）３２、入力データ、演算処理
データなどの可変的データを記憶するＲＡＭ （ランダ
ム・アクセス−メモリ）３３、およびキーボード、表示
器、プリンタなどの入出力機器を駆動制御する入出力コ
ントローラ３４から構成されている。また、前記ＩＣカ
ードコネクタ２０をアドレス・データバス４１．リード
／ライト信号線４２およびステータス信号線４３を介し
て接続している。そして、アドレスやデータバス４１お
よびリード／ライト信号線４２にはＩＣカード１０をＩ
Ｃカードコネクタ２０から抜取ったときに発生するノイ
ズを除去するためのバスバッファ５０が介在されている
。
しかして、前記データ処理装置本体３０のＣＰＵ３１は
ステータス信号線４３を監視してＩＣカード１０の装着
により信号レベルがハイレベルからローレベルに変化し
たことを検知するとカード装着を認識し、第２図に示す
プログラム処理を実行する。すなわち、ＳＴ１として上
記ステータス信号線４３を監視し、Ｉｃカード１０が装
着されされたままだと通常の処理を実行する。
ステータス信号線４３を監視してＩＣカード１０の装着
により信号レベルがハイレベルからローレベルに変化し
たことを検知するとカード装着を認識し、第２図に示す
プログラム処理を実行する。すなわち、ＳＴ１として上
記ステータス信号線４３を監視し、Ｉｃカード１０が装
着されされたままだと通常の処理を実行する。
ＳＴＩにおいてステータス信号の信号レベルがローレベ
ルからハイレベルに変化し、ＩＣカードコネクタ２０か
らＩＣカード１ｏが抜取られたことを検知するとＳＴ２
に進み、ＩＣカード１ｏとの間でアドレス・データバス
４１を介してデータの読み書きを行なっているか否かを
判断する。ここで、ＩＣカード１０とデータ読み書きを
行なっている場合には、ＳＴ３としてこのＩＣカード１
゜とのデータの読み書き動作を停止し、ＳＴ４としてソ
フトウェアのリセットをかけて通常処理となる。これに
対し、ＳＴ２においてＩＣカードとのデータの読み書き
を行なっておらず他の処理を実行り１の場合にはソフト
ウェアリセットをがけないでその処理を継続する。
ルからハイレベルに変化し、ＩＣカードコネクタ２０か
らＩＣカード１ｏが抜取られたことを検知するとＳＴ２
に進み、ＩＣカード１ｏとの間でアドレス・データバス
４１を介してデータの読み書きを行なっているか否かを
判断する。ここで、ＩＣカード１０とデータ読み書きを
行なっている場合には、ＳＴ３としてこのＩＣカード１
゜とのデータの読み書き動作を停止し、ＳＴ４としてソ
フトウェアのリセットをかけて通常処理となる。これに
対し、ＳＴ２においてＩＣカードとのデータの読み書き
を行なっておらず他の処理を実行り１の場合にはソフト
ウェアリセットをがけないでその処理を継続する。
このように構成された本実施例においては、ＩＣカード
コネクタ２０にＩＣカード１ｏを装着することによりデ
ータ処理装置本体３ｏとＩＣカードとの間でデータの読
み書きが可能となる。この状態で、ＩＣカード１ｏをコ
ネクタ２ｏがら抜取ると、装置本体３ｏがＩＣカード１
ｏとデータの読み書きを行なっている場合にはＣＰＵ３
１にソフトウェアリセットをかける。この結果、カード
抜取りによってプログラムが正常に動作しなくなりＣＰ
Ｕ３１が異常動作して処理データを破壊することを防止
できる。
コネクタ２０にＩＣカード１ｏを装着することによりデ
ータ処理装置本体３ｏとＩＣカードとの間でデータの読
み書きが可能となる。この状態で、ＩＣカード１ｏをコ
ネクタ２ｏがら抜取ると、装置本体３ｏがＩＣカード１
ｏとデータの読み書きを行なっている場合にはＣＰＵ３
１にソフトウェアリセットをかける。この結果、カード
抜取りによってプログラムが正常に動作しなくなりＣＰ
Ｕ３１が異常動作して処理データを破壊することを防止
できる。
これに対し、ＩＣカード１０をコネクタ２０から抜取っ
たときに装置本体３０がＩＣカード１０とデータの読み
書きを行なっていない場合にはＣＰＵ３１にソフトウェ
アリセットをかけず、そのままの動作を保持する。カー
ド抜取りによって発°生ずるノイズはバスバッファ５０
によって除去され、アドレス信号やデータ信号に影響を
及ぼすことはなく誤動作が防止される。この結果、ｌＣ
カード１０を川・いないで行なわれている他の処理が継
続され、そのデータを保護できる。
たときに装置本体３０がＩＣカード１０とデータの読み
書きを行なっていない場合にはＣＰＵ３１にソフトウェ
アリセットをかけず、そのままの動作を保持する。カー
ド抜取りによって発°生ずるノイズはバスバッファ５０
によって除去され、アドレス信号やデータ信号に影響を
及ぼすことはなく誤動作が防止される。この結果、ｌＣ
カード１０を川・いないで行なわれている他の処理が継
続され、そのデータを保護できる。
したがって本実施例によれば、データ処１！！装置本体
３０の駆動中に誤ってＩＣカード１０を抜き取ってしま
っても、誤動作によるデータの異常を防止でき、処理デ
ータを確実に保護できる。
３０の駆動中に誤ってＩＣカード１０を抜き取ってしま
っても、誤動作によるデータの異常を防止でき、処理デ
ータを確実に保護できる。
【発明の効果］
以」二詳述したように、本発明によれば、メモリカード
を抜取ったときにメモリカードとのデータの゛読み書き
を行なっている場合にはＣＰＵをリセットして異常動作
によるデータへの影響を防止し得、かつメモリカードと
のデータの読み書きを行なっていない場合にはＣＰＵを
リセットしないで処理データを保護できるデータ保護装
置を提供できる。
を抜取ったときにメモリカードとのデータの゛読み書き
を行なっている場合にはＣＰＵをリセットして異常動作
によるデータへの影響を防止し得、かつメモリカードと
のデータの読み書きを行なっていない場合にはＣＰＵを
リセットしないで処理データを保護できるデータ保護装
置を提供できる。
ｍ１図は本発明の一実施例の構成を示す図、第２図は同
実施例におけるＣＰＵの主要動作を示す流れ図、第３図
は従来例の構成を示す図である。 １０・・・ＩＣカード（メモリカード）、２０・・・Ｉ
Ｃカードコネクタ、３０・・・データ処理装置本体、３
１・・・ＣＰＵ、４１・・・アドレス・データバス、４
２・・・リード／ライト信号線、４３・・・ステータス
信号線、５０・・・バスバッファ。 出願人代理人 弁理士 鈴江武彦 ５２コ 第３図
実施例におけるＣＰＵの主要動作を示す流れ図、第３図
は従来例の構成を示す図である。 １０・・・ＩＣカード（メモリカード）、２０・・・Ｉ
Ｃカードコネクタ、３０・・・データ処理装置本体、３
１・・・ＣＰＵ、４１・・・アドレス・データバス、４
２・・・リード／ライト信号線、４３・・・ステータス
信号線、５０・・・バスバッファ。 出願人代理人 弁理士 鈴江武彦 ５２コ 第３図
Claims (1)
- ＣＰＵ、ＲＯＭ、ＲＡＭなどを有する処理装置本体に
バスラインを介してメモリカード用コネクタを接続し、
前記メモリカード用コネクタに着脱自在に接続されたメ
モリカードとの間でデータの読み書きを行なう装置にお
いて、前記バスライン上に介在されるバスバッファと、
前記メモリカード用コネクタからメモリカードが抜かれ
たことを検知するカード抜取り検知手段と、この検知手
段によるカード抜取り信号に応じて前記メモリカードと
処理装置本体とが前記バスバッファを介してデータの読
み書きを行なっているか否かを判断する判断手段と、こ
の判断手段の結果によりデータの読み書きを行なってい
る場合には前記ＣＰＵの動作をリセットし、かつデータ
の読み書きを行なっていない場合には前記ＣＰＵの動作
を保持するデータ保護手段とを具備したことを特徴とす
るデータ保護装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021851A JPH07120228B2 (ja) | 1988-02-03 | 1988-02-03 | データ保護装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021851A JPH07120228B2 (ja) | 1988-02-03 | 1988-02-03 | データ保護装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01197847A true JPH01197847A (ja) | 1989-08-09 |
| JPH07120228B2 JPH07120228B2 (ja) | 1995-12-20 |
Family
ID=12066610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021851A Expired - Fee Related JPH07120228B2 (ja) | 1988-02-03 | 1988-02-03 | データ保護装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120228B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047644A (ja) * | 1990-04-25 | 1992-01-13 | Fujitsu Ltd | 誤動作防止方式 |
| JPH06289958A (ja) * | 1992-04-17 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 情報処理装置 |
| JP2002132390A (ja) * | 2000-10-19 | 2002-05-10 | Shinsedai Kk | 情報処理装置およびメモリカートリッジシステム |
-
1988
- 1988-02-03 JP JP63021851A patent/JPH07120228B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH047644A (ja) * | 1990-04-25 | 1992-01-13 | Fujitsu Ltd | 誤動作防止方式 |
| JPH06289958A (ja) * | 1992-04-17 | 1994-10-18 | Matsushita Graphic Commun Syst Inc | 情報処理装置 |
| JP2002132390A (ja) * | 2000-10-19 | 2002-05-10 | Shinsedai Kk | 情報処理装置およびメモリカートリッジシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07120228B2 (ja) | 1995-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359728A (en) | Data integrity assurance in a disk drive upon a power failure | |
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| JPH01197847A (ja) | データ保護装置 | |
| KR100889419B1 (ko) | 마이크로프로세서를 위한 인터럽트 제어기 및 그러한 인터럽트 제어기를 구비하고 광 정보 매체 상에 정보를 레코딩하거나 또는 상기 매체 상의 정보를 재생하는 디바이스 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPS61281317A (ja) | 増設メモリカ−トリツジの使用可能な電子機器 | |
| JPH0363782A (ja) | Ｉｃカードの保護装置 | |
| JP2000181510A (ja) | プログラマブルコントローラのバックアップデータ保護方法及びプログラマブルコントローラ | |
| JPH03142516A (ja) | メモリカード保護装置 | |
| JP3033640B2 (ja) | Ｃｐｕ動作監視回路 | |
| JPH038169A (ja) | 情報処理装置 | |
| JPH06251171A (ja) | ノンマスカブル割込機能付きマイクロコンピュータ | |
| JPH0488448A (ja) | プログラムエリアの保護装置 | |
| JPH0433156A (ja) | 電子機器 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| JPH03220649A (ja) | パリティチェック回路 | |
| JPS62217335A (ja) | Ｃｐｕ暴走監視回路 | |
| JPS61279941A (ja) | 計算機の異常検出装置 | |
| JPS61204719A (ja) | 情報処理システム | |
| JPH03204739A (ja) | マイクロコンピュータ | |
| JPS60138655A (ja) | 不揮発性メモリの保護方法 | |
| JPH02100744A (ja) | 電子機器 | |
| JP2002082820A (ja) | プロセッサ暴走防止用コンピュータシステム | |
| JPS62271112A (ja) | マイクロコンピユ−タ搭載機器のデ−タ保護システム | |
| JPH01134631A (ja) | 計算機の異常検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |