JPH038169A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH038169A JPH038169A JP14247189A JP14247189A JPH038169A JP H038169 A JPH038169 A JP H038169A JP 14247189 A JP14247189 A JP 14247189A JP 14247189 A JP14247189 A JP 14247189A JP H038169 A JPH038169 A JP H038169A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- loading
- unloading
- floppy disk
- fdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 9
- 238000001514 detection method Methods 0.000 claims description 14
- 208000017227 ADan amyloidosis Diseases 0.000 claims description 13
- 201000000194 ITM2B-related cerebral amyloid angiopathy 2 Diseases 0.000 claims description 13
- 238000012545 processing Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
口産業上の利用分野］
本発明は、外部記憶装置としてメモリーカードとＦＤＤ
を使用できる情報処理装置において、メモリーカードの
脱着を判定する処理装置に関する。
を使用できる情報処理装置において、メモリーカードの
脱着を判定する処理装置に関する。
［発明の概要コ
本発明は、外部記憶装置としてメモリーカードとＦＤＤ
を使用できる情報処理装置において、メモリーカード脱
着検出手段の検出結果を前記ＦＤＣのＲＥＡＤＹ信号入
力部に入力することにより、メモリーカードが脱着され
たことを検出できるようにしたものである。
を使用できる情報処理装置において、メモリーカード脱
着検出手段の検出結果を前記ＦＤＣのＲＥＡＤＹ信号入
力部に入力することにより、メモリーカードが脱着され
たことを検出できるようにしたものである。
［従来の技術］
従来のメモリーカードの脱着判定方式は、脱着が行われ
た時点で独立した割り込みをＣＰＵに対して発行するこ
とにより脱着の判定を行っていた。
た時点で独立した割り込みをＣＰＵに対して発行するこ
とにより脱着の判定を行っていた。
また、ＣＰＵがタイマー等によって定期的にメモリーカ
ードが装着されているか否かを監視することにより脱着
の判定を行っていた。
ードが装着されているか否かを監視することにより脱着
の判定を行っていた。
［発明が解決しようとする課題］
しかし、前述の従来技術では、前者の場合、メモリーカ
ードとＦＤＤとで別の割り込み処理を行わなければなら
ないため、ハードウェアが増加し・基本ソフトも複雑に
なるという問題点を有する。
ードとＦＤＤとで別の割り込み処理を行わなければなら
ないため、ハードウェアが増加し・基本ソフトも複雑に
なるという問題点を有する。
後者の場合、ＣＰＵのスルーブツトが低下し、しかも、
何らかの理由で監視をしていなかった時に脱着が行われ
ると検出てきないという問題点を有する。
何らかの理由で監視をしていなかった時に脱着が行われ
ると検出てきないという問題点を有する。
本発明はこのような問題点を解決するもので、その目的
とするところはハードウェアが増加せず、基本ソフトも
複雑にならないメモリーカードの脱着判定方式を提供す
るところにある。
とするところはハードウェアが増加せず、基本ソフトも
複雑にならないメモリーカードの脱着判定方式を提供す
るところにある。
［課題を解決するための手段］
本発明は、外部記憶装置としてメモリーカードとフロッ
ピーディスク装置を用い、前記メモリーカードが脱着さ
れたことを検出するための脱着検出手段と、前記ＦＤＤ
を複数制御可能で、該装置が動作可能かどうかを示すＲ
ＥＡＤＹ信号入力部を備えているフロッピーディスクコ
ントロール部を備えた情報処理装置において、前記メモ
リーカードの脱着されたことを検出した結果を前記ＦＤ
ＣのＲＥＡＤＹ信号入力部に入力することを特徴とする
。
ピーディスク装置を用い、前記メモリーカードが脱着さ
れたことを検出するための脱着検出手段と、前記ＦＤＤ
を複数制御可能で、該装置が動作可能かどうかを示すＲ
ＥＡＤＹ信号入力部を備えているフロッピーディスクコ
ントロール部を備えた情報処理装置において、前記メモ
リーカードの脱着されたことを検出した結果を前記ＦＤ
ＣのＲＥＡＤＹ信号入力部に入力することを特徴とする
。
［作用コ
本発明の上記の構成によれば、脱着検出手段の検出結果
をＦＤＣのＲＥＡＤＹ信号入力部に入力することにより
、メモリーカードの脱着とフロッピーディスクの抜き差
しとを同一の割り込み処理で処理できるので、基本ソフ
トが複雑にならない。
をＦＤＣのＲＥＡＤＹ信号入力部に入力することにより
、メモリーカードの脱着とフロッピーディスクの抜き差
しとを同一の割り込み処理で処理できるので、基本ソフ
トが複雑にならない。
また、独立した割り込み回路が不要なためハードウェア
も増加しない。
も増加しない。
［実施例コ
以下に、実施例に基づき本発明の詳細な説明する。
第１図は、本発明の１実施例を含む情報処理装置のブロ
ック図である。ＣＰＵ １０．ＲＡＭＩ １゜ＲＯＭ１
２．ＫＥＹ−ＢＯＡＲＤ１４．ＤＩＳＰＬＡＹ １５．
メモリーカードＩ／Ｆ２．ＦＤＣ４゜割り込みコントロ
ーラ６、タイマー７、ＤＭＡコントローラ８がシステム
バス１３に接続されている。割り込みコントローラ６に
は、ＦＤＣ４、タイマー７、ＤＭＡコントローラ８から
それぞれ割り込み要求線２１．２２．２３が接続されて
いる。
ック図である。ＣＰＵ １０．ＲＡＭＩ １゜ＲＯＭ１
２．ＫＥＹ−ＢＯＡＲＤ１４．ＤＩＳＰＬＡＹ １５．
メモリーカードＩ／Ｆ２．ＦＤＣ４゜割り込みコントロ
ーラ６、タイマー７、ＤＭＡコントローラ８がシステム
バス１３に接続されている。割り込みコントローラ６に
は、ＦＤＣ４、タイマー７、ＤＭＡコントローラ８から
それぞれ割り込み要求線２１．２２．２３が接続されて
いる。
メモリーカードＩ／Ｆ２にはメモリーカードを脱着する
ためのコネクタ１、コネクタ２の２絹のコネクタと、脱
着を検出するための脱着検出回路３が接続されている。
ためのコネクタ１、コネクタ２の２絹のコネクタと、脱
着を検出するための脱着検出回路３が接続されている。
ＦＤＣ４にはＦＤＤ５．６が接続されている。このＦＤ
Ｃ４は４台までのＦＤＤを制御可能であり、従ってＲＥ
ＡＤＹ信号入力端子は４本用意されている。
Ｃ４は４台までのＦＤＤを制御可能であり、従ってＲＥ
ＡＤＹ信号入力端子は４本用意されている。
ここでＲＥＡＤＹ信号について説明する。ＦＤＤがフロ
ッピーディスクにデータを読み書きできる状態がＲＥＡ
ＤＹ状態である。ＲＥＤＹ信号とはＦＤＤがＲＥＡＤＹ
状態にある時、アクティブとなる信号である。従って、
）ＯツビーディスクをＦＤＤから抜き取ればＲＥＡＤＹ
信号はアクティブからノンアクティブに変化する。また
、逆にフロッピーディスクを挿入すればＲＥＡＤＹ信号
ζよノンアクティブからアクティブに変化する。ＦＤＣ
４は４本のＲＥＡＤＹ信号を常に監視していて１本でも
その状態が変化すると割り込みコントローラ６を介して
ＣＰＵｌ０に割り込みをかける。
ッピーディスクにデータを読み書きできる状態がＲＥＡ
ＤＹ状態である。ＲＥＤＹ信号とはＦＤＤがＲＥＡＤＹ
状態にある時、アクティブとなる信号である。従って、
）ＯツビーディスクをＦＤＤから抜き取ればＲＥＡＤＹ
信号はアクティブからノンアクティブに変化する。また
、逆にフロッピーディスクを挿入すればＲＥＡＤＹ信号
ζよノンアクティブからアクティブに変化する。ＦＤＣ
４は４本のＲＥＡＤＹ信号を常に監視していて１本でも
その状態が変化すると割り込みコントローラ６を介して
ＣＰＵｌ０に割り込みをかける。
ＣＰＵｌ０は、その割り込みによってフロッピーディス
クの抜き取りまたは挿入を知ることができる。
クの抜き取りまたは挿入を知ることができる。
従来の技術では、第２図に示すように、脱着検出回路３
から出力される脱着検出信号が割り込み制御回路４０に
入力され、割り込み要求信号２４に変換されて割り込み
コントローラ６に入力される。つまり、本発明の実施例
に比べて余分なハードウェアが必要であり、メモリーカ
ードとＦＤＤとで別の割り込み処理を行わなければなら
ないため、基本ソフトも複雑になるという問題点を有す
る。また、ＣＰＵがタイマー等によって定量的にメモリ
ーカードが装着されているか否かを監視することにより
脱着の判定を行う方法もあるが、ＣＰＵのスルーブツト
が低下し、しかも、何らかの理由で監視をしていなかっ
た時に脱着が行われると検出できないという問題点を有
する。
から出力される脱着検出信号が割り込み制御回路４０に
入力され、割り込み要求信号２４に変換されて割り込み
コントローラ６に入力される。つまり、本発明の実施例
に比べて余分なハードウェアが必要であり、メモリーカ
ードとＦＤＤとで別の割り込み処理を行わなければなら
ないため、基本ソフトも複雑になるという問題点を有す
る。また、ＣＰＵがタイマー等によって定量的にメモリ
ーカードが装着されているか否かを監視することにより
脱着の判定を行う方法もあるが、ＣＰＵのスルーブツト
が低下し、しかも、何らかの理由で監視をしていなかっ
た時に脱着が行われると検出できないという問題点を有
する。
本実施例ではＦＤＣ４に接続されている４本のＲＥＡＤ
Ｙ信号の内、３１．３２の２本をＦＤＤ用に、残りの２
本を脱着検出回路３から出力されている２本の脱着検出
信号３３．３４に割り当てである。従って、メモリーカ
ードもフロッピーディスクと同様にその脱着を検出でき
るため、メモリーカードの脱着とフロッピーディスクの
抜き差しとを同一の割り込み処理で処理でき、基本ソフ
トが複雑にならない。また、独立した割り込み回路が不
要なためハードウェアも増加しないという効果が生じる
。
Ｙ信号の内、３１．３２の２本をＦＤＤ用に、残りの２
本を脱着検出回路３から出力されている２本の脱着検出
信号３３．３４に割り当てである。従って、メモリーカ
ードもフロッピーディスクと同様にその脱着を検出でき
るため、メモリーカードの脱着とフロッピーディスクの
抜き差しとを同一の割り込み処理で処理でき、基本ソフ
トが複雑にならない。また、独立した割り込み回路が不
要なためハードウェアも増加しないという効果が生じる
。
［発明の効果］
以上述べたように本発明によれば、脱着検出手段の検出
結果をＦＤＣのＲＥＡＤＹ信号入力信号入力部、メモリ
ーカードの脱着を検出することにより、ハードウェアが
増加せず、基本ソフトも複雑にならないメモリーカード
の脱着判定装置を提供できるという効果を有する。
結果をＦＤＣのＲＥＡＤＹ信号入力信号入力部、メモリ
ーカードの脱着を検出することにより、ハードウェアが
増加せず、基本ソフトも複雑にならないメモリーカード
の脱着判定装置を提供できるという効果を有する。
第１図は、本発明の１実施例を含む情報処理装置のブロ
ック図である。 第２図は、従来技術を用いた情報処理装置のブロック図
である。 １３ニジステムバス ２１：ＦＤＣ４からの割り込み要求線 ２２：タイマー７からの割り込み要求線２３：ＤＭＡコ
ントローラ８からの割り込み要求線 ２４：割り込み制御回路４０からの割り込み要求線 ３１．３２： ＦＤＤからの割り込み要求線３３．３４
：脱着検出回路からの脱着検出信号量 上
ック図である。 第２図は、従来技術を用いた情報処理装置のブロック図
である。 １３ニジステムバス ２１：ＦＤＣ４からの割り込み要求線 ２２：タイマー７からの割り込み要求線２３：ＤＭＡコ
ントローラ８からの割り込み要求線 ２４：割り込み制御回路４０からの割り込み要求線 ３１．３２： ＦＤＤからの割り込み要求線３３．３４
：脱着検出回路からの脱着検出信号量 上
Claims (1)
- 外部記憶装置としてメモリーカードとフロッピーディス
ク装置（以下、ＦＤＤと略す）を用い、前記メモリーカ
ードが脱着されたことを検出するための脱着検出手段と
、前記ＦＤＤを複数制御可能で、該装置が動作可能かど
うかを示すＲＥＡＤＹ信号入力部を備えているフロッピ
ーディスクコントロール部（以下、ＦＤＣと略す）を備
えた情報処理装置において、前記メモリーカードの脱着
されたことを検出した結果を前記ＦＤＣのＲＥＡＤＹ信
号入力部に入力することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14247189A JPH038169A (ja) | 1989-06-05 | 1989-06-05 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14247189A JPH038169A (ja) | 1989-06-05 | 1989-06-05 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH038169A true JPH038169A (ja) | 1991-01-16 |
Family
ID=15316092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14247189A Pending JPH038169A (ja) | 1989-06-05 | 1989-06-05 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH038169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049731A (ja) * | 1983-08-30 | 1985-03-19 | 三井化学株式会社 | 水耕栽培用人工土壌 |
| JPH07261936A (ja) * | 1994-03-16 | 1995-10-13 | Nec Corp | 情報処理装置 |
-
1989
- 1989-06-05 JP JP14247189A patent/JPH038169A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6049731A (ja) * | 1983-08-30 | 1985-03-19 | 三井化学株式会社 | 水耕栽培用人工土壌 |
| JPH07261936A (ja) * | 1994-03-16 | 1995-10-13 | Nec Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH038169A (ja) | 情報処理装置 | |
| US20040098527A1 (en) | Method and apparatus for an I/O controller to alert an external system management controller | |
| JP2765267B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| JP2606615B2 (ja) | コンピュータリセット制御回路およびコンピュータリセット制御方法 | |
| JP2569694B2 (ja) | ディスク制御装置 | |
| JPH0713656A (ja) | 情報処理装置 | |
| JPS59168999A (ja) | メモリ監視回路 | |
| JPH0114616B2 (ja) | ||
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH01197847A (ja) | データ保護装置 | |
| JPH0667755A (ja) | 回路基板挿抜検出方式 | |
| JPH03204739A (ja) | マイクロコンピュータ | |
| JPH0535901B2 (ja) | ||
| JPH08137738A (ja) | Ｃｐｕ調停回路 | |
| JPH0335341A (ja) | ステータス信号検出器 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| KR20010005141A (ko) | 피.씨.아이 어댑터의 인터럽트 처리방법 | |
| JPH0566799B2 (ja) | ||
| JP2002312072A (ja) | 情報処理装置及びアドインボードリセット方法 | |
| JPS621042A (ja) | 電子計算機 | |
| JPH02291031A (ja) | マイクロコンピュータ開発支援装置 | |
| JPH05108588A (ja) | マルチプロセツサシステム | |
| JPH03252831A (ja) | Ｄｍａ転送によるｒａｓ情報収集方法 | |
| JPH01276241A (ja) | 多重割り込み装置 |