JPH0433156A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、メインプロセッサを有するメイン機器と、サ
ブプロセッサを有するサブ機器とを接続し、共有メモリ
を用いて両プロセッサ間のデータ受渡しを行う電子機器
に関する。

［従来の技術］ 一般に、パーソナルコンピュータや電子式キャッシュレ
ジスタ等の電子機器に、オンライン伝送等の付加機能を
増設するような場合には、当該電子機器の制御部本体を
構成するメインプロセッサを有するメイン機器に、通信
用サブプロセッサを有するサブ機器を接続してシステム
の拡張をはかっている。このものにおいて、メインプロ
セッサとサブプロセッサとの間のデータ受渡しには両プ
ロセッサがアクセス可能な共有メモリが用いられている
。

ところで、メインプロセッサは例えばメモリへの書込み
異常や読込み異常等のエラーが発生した場合、自身のエ
ラーを検出することによってブロセッサとしての機能を
停止している。一方、サブプロセッサも同様で、自身の
エラーを検出することによってプロセッサとしての機能
を停止している。このため、サブ機器において異常が発
生してサブプロセッサがその機能を停止した場合、メイ
ンプロセッサがサブ機器側にコマンドを送信してもサブ
機器からの応答がないので、メインプロセッサはタイマ
監視によってサブ機器の異常を知り得る。ところが、サ
ブ機器には通常タイマ監視機能が設けられていないため
に、サブプロセッサがメイン機器の異常を検出して所定
のエラー処理を行うようなことはなかった。特に通信機
能を存するサブ機器は、対応するメイン機器が異常で機
能停止していても、回線接続された他の機器からのアク
セスによって誤動作する場合があった。このことは、当
該電子機器を回線を介して上位機種とオンライン化した
システムを考えた場合、ダウンした電子機器の検出が遅
れるなどの不具合があった。

［発明が解決しようとする課題］ このように従来においては、メイン機器の異常によりメ
インプロセッサがその機能を停止してもそれをサブプロ
セッサに通知することが困難で、サブプロセッサが誤動
作するおそれがあった。

そこで本発明は、メイン機器の異常によりメインプロセ
ッサがその機能を停止した場合にはそれをサブプロセッ
サにリアルタイムで通知することができ、サブプロセッ
サの誤動作を防止できる電子機器を提供しようとするも
のである。

［課題を解決するための手段］ 本発明は、メインプロセッサを有するメイン機器と、サ
ブプロセッサを有するサブ機器とを接続し、共有メモリ
を用いて両プロセッサ間のデータ受渡しを行う電子機器
において、メインプロセッサは、メイン機器の異常を検
出すると共有メモリに対してエラーステータスを書き込
むとともにサブプロセッサに割込みを発生するエラー通
知手段を設け、サブプロセッサは、メインプロセッサか
らの割込みに応動して共有メモリに書き込まれたステー
タスを読込むステータス読込み手段と、この手段により
読み取ったステータスがエラーステータスであるときメ
イン機器のエラーを判定して所定のエラー処理を行うエ
ラー処理手段とを設けたものである。

［作　用］ このような手段を講じたことにより、メイン機器に異常
が発生してそれをメインプロセッサか検出すると共有メ
モリに対してエラーステータスが書き込まれるとともに
サブプロセッサに割込みが発生する。一方、サブプロセ
ッサは割込みに応じて共有メモリに書き込まれたステー
タスを読込む。

このときエラーステータスが読み取られた場合にはメイ
ン機器のエラーが判定されてサブ機能を停止する等のエ
ラー処理が行われる。

［実施例］ 以下、本発明の一実施例を図面を参照しながら説明する
。

第１図はパーソナルコンピュータ、電子式キャッシュレ
ジスタ等のメイン機器１に通信制御機能を有するサブ機
器２を接続した電子機器のプロ・ツク図である。上記メ
イン機器１は、制御部本体を構成するメインプロセッサ
（以下メインＣＰＵと称する）１１に、パスライン１２
を介［７てＲＯＭ１３、ＲＡＭ１４、タイマ１５、イン
タフェース１６、割込発生回路１７、拡張スロット１８
等を接続して構成されている。

そして上記インタフェース１６には、デイスプレィ１９
　キーボード２０等の周辺機器が接続されている。また
上記割込発生回路１７は、メインＣＰＵＩＩの指示によ
りサブ機器２のサブプロでツサ（以下サブＣＰＵと称す
る）２１に対して割込信号を発生するものである。上記
拡張スロット１８は、サブ機器２に設けられた共有メモ
リ（以下コモンＲＡＭと称する）２２に対してデータの
書込み及び読出しを制御する。

一方、サブ機器２は、通信用の前記サブＣＰＵ２１に、
パスライン２３を介してＲＯＭ２４、ＲＡＭ２５、前記
コモンＲＡＭ２２、通信コントローラ２６、割込発生回
路２７等を接続して構成されている。

上記割込発生回路２７は、サブＣＰＵ２１の指示により
メイン機器１のメインＣＰＵＩＩに対して割込信号を発
生するものである。

上記コモンＲＡＭ２２は、第２図に示すように、メイン
ＣＰＵＩ　１によって所定のステータスが書き込まれる
メインステータスエリアＡ１と、サブＣＰＵ２１によっ
て所定のステータスが書き込まれるサブステータスエリ
アＡ２と、その他のデータエリアＡ３とから構成される
。そして、このコモンＲＡＭ２２は上記メインＣＰＵＩ
Ｉ及びサブＣＰＵ２１の両ＣＰＵともアクセスが可能で
、メインＣＰＵＩＩとサブＣＰＵ２１とは上記コモンＲ
ＡＭ２２を用いてデータの受渡しを行うようになってい
る。

しかして、上記メインＣＰＵ１１は、第３図に示す処理
を実行するようにＲＯＭ１Ｂのプログラムによって制御
されている。すなわち、自身のエラーを検出することも
なく、またサブＣＰＵ２１からの割込みもない場合には
、メイン機器１としての通常の処理を実行している。

そしてこの通常処理実行中に、ＲＡＭ１４に対する書込
み異常や読込み異常などのシステムエラーが発生しそれ
を検出すると、拡張スロット］８を介してコモンＲＡＭ
２２のメインステータスエリアＡ１にエラーステータス
を書込む。また上記コモンＲＡＭ２２のサブステータス
エリアＡ２の内容を読込む。そして、サブ機器２のエラ
ーステータスが設定されていなければ、割込発生回路１
７を介してサブＣＰＵ２１に割込信号を発生する。（エ
ラー通知手段） その後、メインＣＰＵ１１としての機能を停止させる。

なお、上記サブステータスエリアＡ２にサブ機器２のエ
ラーステータスが設定されていた場合には、サブＣＰＵ
２１に対する割込みをかけることなくメインＣＰＵＩＩ
としての機能を停止させる。

一方、通常処理実行中にサブＣＰＵ２１から割込みを受
は取った場合には、上記コモンＲＡＭ２２のサブステー
タスエリアＡ２の内容を読込み、そのステータスに応じ
た処理を実行する。ここで、サブ機器２のエラーステー
タスを読み取った場合にはサブ機器２に異常が発生して
いるので、デイスプレィ１９にサブ機器２が異常である
旨のメツセージを表示させる等のエラー処理を行う。

また、上記サブＣＰＵ２１は、第４図に示す処理を実行
するようにＲＯＭ２４のプログラムによって制御されて
いる。すなわち、自身のエラーを検出することもなく、
またメインＣＰＵＩＩからの割込みもない場合には、サ
ブ機器２としての通常の処理を実行している。

そしてこの通常処理実行中に、ＲＡＭ２５に対する書込
み異常や読込み異常などのシステムエラーが発生しそれ
を検出すると、コモンＲＡＭ２２のサブステータスエリ
アＡ２にエラーステータスを書込む。また上記コモンＲ
ＡＭ２２のメインステータスエリアＡ１の内容を読込む
。そして、メイン機器］のエラーステータスが設定され
ていなければ、割込発生回路２７を介してメインＣＰＵ
１１に割込信号を発生する。

その後、サブＣＰＵ２１としての機能を停止させる。な
お、上記メインステータスエリアＡ１にメイン機器１の
エラーステータスが設定されていた場合には、メインＣ
ＰＵＩＩに対する割込をかけることなくサブＣＰＵ２１
としての機能を停止させる。

一方、通常処理実行中にメインＣＰＵＩ　１から割込み
を受は取った場合には、上記コモンＲＡＭ２２のメイン
ステータスエリアＡ１の内容を読込み、そのステータス
に応じた処理を実行する（ステータス読込み手段）。こ
こで、メイン機器１のエラーステータスを読み取った場
合にはメイン機器１に異常が発生しているので、サブ機
器２としての機能を停止させる（エラー処理手段）。

このように構成された本実施例においては、メイン機器
１においてＲＡＭ１４に対するデータの書込み異常等が
発生しそれをメインＣＰＵＩ　１が検出すると、コモン
ＲＡＭ２２のメインステータスエリアＡ１に所定のエラ
ーステータスが書込まれるとともに、サブＣＰＵ２１に
対して割込みがかけられる。そしてメインＣＰＵＩ　１
はその機能を停止する。

一方、サブＣＰＵ２１はメインＣＰＵＩ　１からの割込
みに応じて上記コモンＲＡＭ２２のメインステータスエ
リアＡ１の内容を読込む。このとき上記メインステータ
スエリアＡ１にはメイン機器１のエラーステータスが書
込まれているので、サブＣＰＵ２１はメイン機器１に異
常が発生していることを知り得る。これにより、サブＣ
ＰＵ２１はその機能を停止する。

従って、メイン機器１に異常が発生した場合にはそれが
リアルタイムでサブＣＰＵ２１に通知され、サブＣＰＵ
２１の機能が停止されるので、メイン機器１の異常時に
サブ機器２が外部からのアクセスによって誤動作してし
まうような不具合がなくなる。このことは、本実施例の
電子機器を回線を介して上位機種とオンライン化したシ
ステムとして考えた場合、当該電子機器の異常を速やか
に上位機種に通知できるようになる。また、サブ機器２
から異常なデータが回線に出力されることもなく、回線
の有効利用をはかれる利点もある。

また、サブ機器２において異常が発生しそれをサブＣＰ
Ｕ２１が検出した場合も同様で、コモンＲＡＭ２２のサ
ブステータスエリアＡ２に所定のエラーステータスが書
込まれるとともに、メインＣＰＵＩＩに対して割込みが
かけられる。これによりメインＣＰＵ１１は上記コモン
ＲＡＭ２２のサブステータスエリアＡ２の内容を読込み
、エラーステータスを読み取ることによってサブ機器２
に異常が発生していると判定される。従って、従来のよ
うにコマンドに対する応答無しをタイマ監視によって検
出しサブ機器２の異常を判定する場合に比べて、より迅
速にサブ機器２の異常を検出できる効果も奏する。

なお、本発明は前記実施例に限定されるものではない。

例えば前記実施例ではコモンＲＡＭ２２をサブ機器２側
に持つシステムに適用したが、メイン機器１側に持つシ
ステムにも適用できる。また本発明におけるサブ機器２
は通信用機器に限定されるものではなく、各種のインテ
リジェント機器に適用可能である。この他、本発明の要
旨を逸脱しない範囲で種々変形実施可能であるのは勿論
である。

［発明の効果］ 以上詳述したように、本発明によれば、メイン機器の異
常によりメインプロセッサがその機能を停止した場合に
はそれをサブプロセッサにリアルタイムで通知すること
ができ、サブプロセッサの誤動作を防止できる電子機器
を提供できる。

【図面の簡単な説明】

図は本発明の一実施例を示す図であって、第１図は電子
機器の全体構成を示すブロック図、第２図は共有メモリ
のメモリフォーマットを示す図、第３図は本発明に関わ
るメインプロセッサの動作を示す流れ図、第４図は本発
明に関わるサブプロセッサの動作を示す流れ図である。 １・・・メイン機器、２・・・サブ機器、１１・・・メ
インプロセッサ（メインＣＰＵ）、２１・・・サブブロ
セ。 ツサ（サブＣＰＵ）　、２２・・・共有メモリ（コモン
ＲＡＭ）。 第３図

Claims (1)

1. 【特許請求の範囲】 メインプロセッサを有するメイン機器と、サブプロセッ
   サを有するサブ機器とを接続し、共有メモリを用いて両
   プロセッサ間のデータ受渡しを行う電子機器において、 前記メインプロセッサは、前記メイン機器の異常を検出
   すると前記共有メモリに対してエラーステータスを書き
   込むとともに前記サブプロセッサに割込みを発生するエ
   ラー通知手段を設け、前記サブプロセッサは、前記メイ
   ンプロセッサからの割込みに応動して前記共有メモリに
   書き込まれたステータスを読込むステータス読込み手段
   と、この手段により読み取ったステータスがエラーステ
   ータスであるとき前記メイン機器のエラーを判定して所
   定のエラー処理を行うエラー処理手段とを設けたことを
   特徴とする電子機器。