JPH01200649A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01200649A
JPH01200649A JP63023996A JP2399688A JPH01200649A JP H01200649 A JPH01200649 A JP H01200649A JP 63023996 A JP63023996 A JP 63023996A JP 2399688 A JP2399688 A JP 2399688A JP H01200649 A JPH01200649 A JP H01200649A
Authority
JP
Japan
Prior art keywords
wiring metal
substrate
wiring
semiconductor device
contact part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63023996A
Other languages
English (en)
Inventor
Masatoshi Shiraishi
雅敏 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63023996A priority Critical patent/JPH01200649A/ja
Publication of JPH01200649A publication Critical patent/JPH01200649A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体装置の製造方法に関するものである。
（従来の技術） 近年、素子の微細化、多層配線化に伴なって、絶縁膜お
よび配線材料の平坦化が必要になってきている。従来、
配線材料の平坦化としては、タングステン金属の選択成
長およびアルミニウムのバイアススパッタ法が用いられ
ている。
（発明が解決しようとする課題） 上記、従来の方法において、タングステン金属の選択成
長法では、選択性が十分でなくエンクロ　′−チメント
（ド地のシリコン基板のはがれ）が発生する欠点があっ
た。またアルミニウムのバイアススパッタ法では基板へ
ダメージが発生する欠点があった。
本発明の目的は、従来の欠点を解消し、基板にはがれや
ダメージを与えることなく、コンタクト部分への配線材
料の埋め込みを可能にする半導体装置の製造方法を提供
することである。
（課題を解決するための手段） 本発明の半導体装置の製造方法は、配線金属を推積する
工程と、コンタクト部分の配線金属だけ残して他の部分
の配線金属を除去する工程とを具備するものである。
（作　用）　　。
上記製造方法によれば、基板にはがれやダメージを与え
ることなく、コンタクト部分への配線材料の埋め込みが
可能になるので、高密度、高性能。
高信頼性の半導体装置が形成される。
（実施例） 本発明の一実施例を図面に基づいて説明する。
第１図（ａ）ないしくＣ）は本発明の半導体装置の製造
方法の工程を示す断面図である。
第１図（ａ）において、Ｐ型車結晶シリコン基板１上に
、３０００〜５０００人の絶縁膜を蒸着する。次にフォ
トリソ工程により所定の場所だけ開孔し、そののちドラ
イエッチ法またはウェットエッチ法により絶縁膜２をエ
ツチングする。エツチングしたのち、アッシングまたは
発煙硝酸等によりレジストを除去し、イオン注入法傳に
よりＰ　”　ｇ　Ａ　Ｓ　”を注入してＮ型拡散層３を
形成する。
第１図（ｂ）において、スパッタ法、ＣＶＬ）法により
タングステンまたはタングステンシリサイドのような配
線金属４を３０００〜５ｏｏｏ人蒸着する。そののち、
場合に応じて８００〜１０００℃のアニールを行う。
第１図（Ｃ）において、マクラバー洗浄のジェット水流
等により、コンタクト部分以外の配線金属４を物理的に
除去する。このとき、配線金属４はシリコン上では密着
性が良好であるが、酸化膜のような絶縁膜上では密着性
が悪くなるために、このような現象が生しる。なお、タ
ングステンシリサイドにおいては、Ｓｉ上と５ｉｎ２上
の密着性は１桁ないし３指異なる。
以上説明した半導体装置の製造方法では、高密度、高性
能、高信頼性の半導体装置の製造が１工能となる。
（発明の効果） 本発明によれば、基板にはがれやダメージを与えること
なく、コンタクト部分への配線金属の埋め込みができる
ので、高密度、高性能、高信頼性の半導体装置を形成す
ることができ、その実用上の効果は大である。
【図面の簡単な説明】
第１図（ａ）ないしくｃ）は本発明の一実施例における
半導体装置の製造方法の工程を示す断面図である。 ■　・・・　Ｐ種単結晶シリコン基板、２　・・・絶縁
膜、３　・・・　Ｎ型拡散層、４　・・・配線金属。

Claims (1)

    【特許請求の範囲】
  1. 　コンタクトに配線を形成する場合に、配線金属を推積
    する工程と、前記コンタクト部分の配線金属だけ残して
    他の部分の配線金属を除去する工程とを具備することを
    特徴とする半導体装置の製造方法。
JP63023996A 1988-02-05 1988-02-05 半導体装置の製造方法 Pending JPH01200649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63023996A JPH01200649A (ja) 1988-02-05 1988-02-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63023996A JPH01200649A (ja) 1988-02-05 1988-02-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01200649A true JPH01200649A (ja) 1989-08-11

Family

ID=12126189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63023996A Pending JPH01200649A (ja) 1988-02-05 1988-02-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01200649A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327408B1 (en) 1999-10-19 2001-12-04 Corning Incorporated Electrical interconnection of planar lightwave circuits
US20190273017A1 (en) * 2018-03-05 2019-09-05 Infineon Technologies Ag Method of Forming Contacts to an Embedded Semiconductor Die and Related Semiconductor Packages

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6327408B1 (en) 1999-10-19 2001-12-04 Corning Incorporated Electrical interconnection of planar lightwave circuits
US20190273017A1 (en) * 2018-03-05 2019-09-05 Infineon Technologies Ag Method of Forming Contacts to an Embedded Semiconductor Die and Related Semiconductor Packages
CN110233133A (zh) * 2018-03-05 2019-09-13 英飞凌科技股份有限公司 与嵌入式半导体管芯形成接触的方法以及相关半导体封装
US11043409B2 (en) 2018-03-05 2021-06-22 Infineon Technologies Ag Method of forming contacts to an embedded semiconductor die and related semiconductor packages
CN110233133B (zh) * 2018-03-05 2023-11-14 英飞凌科技股份有限公司 与嵌入式半导体管芯形成接触的方法以及相关半导体封装

Similar Documents

Publication Publication Date Title
US5071792A (en) Process for forming extremely thin integrated circuit dice
JPS58210634A (ja) 半導体装置の製造方法
JP2008235587A (ja) 半導体装置の製造方法
JP2699921B2 (ja) 半導体装置の製造方法
JPH0485829A (ja) 半導体装置及びその製造方法
CN121096868A (zh) 半导体结构及其形成方法
JP2592281B2 (ja) 半導体装置の製造方法
JPH0476208B2 (ja)
JPH01200648A (ja) 半導体装置の製造方法
JPH02250320A (ja) 半導体装置の製造方法
JPS59149030A (ja) 半導体装置の製造法
JPS5841775B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS59215746A (ja) 半導体装置の製造方法
JPS6367736A (ja) 半導体基板の製造方法
JPS61112331A (ja) 半導体装置の製造方法
JPH084078B2 (ja) 半導体装置の製造方法
JPH0418691B2 (ja)
JPS59144151A (ja) 半導体装置の製造方法
JPS60217645A (ja) 半導体装置の製造方法
JPS62235757A (ja) 半導体集積回路装置の製造方法
JPS62241339A (ja) 半導体装置の製造方法
JPH04333237A (ja) 半導体装置の製造方法
JPH0360030A (ja) 半導体装置の製造方法
JPH0622233B2 (ja) 多層配線の形成方法
JPS62195148A (ja) 多層配線体の製造方法