JPH0476208B2 - - Google Patents
Info
- Publication number
- JPH0476208B2 JPH0476208B2 JP58201316A JP20131683A JPH0476208B2 JP H0476208 B2 JPH0476208 B2 JP H0476208B2 JP 58201316 A JP58201316 A JP 58201316A JP 20131683 A JP20131683 A JP 20131683A JP H0476208 B2 JPH0476208 B2 JP H0476208B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- diffusion layer
- opening
- present
- plane orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、Si（シリコン）基板表面の拡散層と
接続する電極材料の突き抜けを改良した半導体装
置の製造方法に関する。
接続する電極材料の突き抜けを改良した半導体装
置の製造方法に関する。
［発明の技術的背景］
従来、半導体装置は、例えば第１図ａ，ｂに示
すように製造されている。まず、面方位１００の
半導体基板１表面に拡散層２を形成した後、基板
１上に拡散層２を形成した後、基板１上に絶縁膜
３を形成する。つづいて、前記拡散層２に対応す
る絶縁膜３部分を選択的に開口し、開口部４を形
成する。次いで、全面に例えばＡを堆積した
後、パターニングし、開口部４を介して前記拡散
層２に接続するＡ配線５を形成する。
すように製造されている。まず、面方位１００の
半導体基板１表面に拡散層２を形成した後、基板
１上に拡散層２を形成した後、基板１上に絶縁膜
３を形成する。つづいて、前記拡散層２に対応す
る絶縁膜３部分を選択的に開口し、開口部４を形
成する。次いで、全面に例えばＡを堆積した
後、パターニングし、開口部４を介して前記拡散
層２に接続するＡ配線５を形成する。
［背景技術の問題点］
しかしながら、前述した製造方法によれば、拡
散層２の深さが浅くになるに伴なつて、開口部２
周辺部でのストレスによつてＡ原子が基板１内
へ拡散、移動するいわゆるＡの突き抜け現象が
生ずる。これは、１００面では、開口部３周辺と
基板１との接触領域でのストレス緩和が大きいた
め、vacancyあるいはdislocation発生の促進が容
易となることに起因する。
散層２の深さが浅くになるに伴なつて、開口部２
周辺部でのストレスによつてＡ原子が基板１内
へ拡散、移動するいわゆるＡの突き抜け現象が
生ずる。これは、１００面では、開口部３周辺と
基板１との接触領域でのストレス緩和が大きいた
め、vacancyあるいはdislocation発生の促進が容
易となることに起因する。
［発明の目的］
本発明は上記事情に鑑みてなされたもので、電
極取出し用の開口部から露出する基板の表面部分
をエツチング除去して開口部の周辺部の基板の面
方位を変えることによつて、配線材料の突き抜け
を防止し得る半導体装置の製造方法を提供するこ
とを目的とするものである。
極取出し用の開口部から露出する基板の表面部分
をエツチング除去して開口部の周辺部の基板の面
方位を変えることによつて、配線材料の突き抜け
を防止し得る半導体装置の製造方法を提供するこ
とを目的とするものである。
［発明の概要］
本発明は、表面に拡散層を有する面方位１００
のSi基板上に、前記拡散層に対応する部分に開口
部を有した絶縁膜を形成した後、前記開口部から
露出する基板の表面部分を選択的にエツチング除
去して前記開口部の周辺部の基板の面方位を１１
１に変えることによつて、後工程で形成される電
極材料による突き抜け現象を阻止することを図つ
たことを骨子とするものである。
のSi基板上に、前記拡散層に対応する部分に開口
部を有した絶縁膜を形成した後、前記開口部から
露出する基板の表面部分を選択的にエツチング除
去して前記開口部の周辺部の基板の面方位を１１
１に変えることによつて、後工程で形成される電
極材料による突き抜け現象を阻止することを図つ
たことを骨子とするものである。
［発明の実施例］
以下、本発明の一実施例を第２図ａ〜ｃ及び第
３図を参照して説明する。
３図を参照して説明する。
まず、面方位１００のSi基板１１の表面に拡散
層１２を形成した後、基板１１上に絶縁膜１３を
形成した。つづいて、前記拡散層１２に対応する
絶縁膜１３部分を選択的に開口し、開口部１４を
形成した（第２図ａ図示）。次いで、この開口部
１４から露出する基板１１の表面部分を例えば
KOHを用いてエツチング除去した。この際、エ
ツチング深さは前記拡散層１２の深さより浅い範
囲とする。その結果、開口部１４の周辺部の基板
面１６の面方位は１１１となり、その他の基板面
の面方位は１００のままであつた（第２図ｂ及び
第３図図示）。なお、第３図は第２図ｂの平面図
を示す。しかる後、全面にＡを蒸着し、パター
ニングすることによつて、前記開口部１４を介し
て拡散層１２に接続するＡ配線１５を形成した
（第３図図示）。
層１２を形成した後、基板１１上に絶縁膜１３を
形成した。つづいて、前記拡散層１２に対応する
絶縁膜１３部分を選択的に開口し、開口部１４を
形成した（第２図ａ図示）。次いで、この開口部
１４から露出する基板１１の表面部分を例えば
KOHを用いてエツチング除去した。この際、エ
ツチング深さは前記拡散層１２の深さより浅い範
囲とする。その結果、開口部１４の周辺部の基板
面１６の面方位は１１１となり、その他の基板面
の面方位は１００のままであつた（第２図ｂ及び
第３図図示）。なお、第３図は第２図ｂの平面図
を示す。しかる後、全面にＡを蒸着し、パター
ニングすることによつて、前記開口部１４を介し
て拡散層１２に接続するＡ配線１５を形成した
（第３図図示）。
しかして、本発明によれば、絶縁膜１３の開口
部１４から露出する面方位１００のSi基板１１の
表面をKOHによりエツチング除去して開口部１
４の周辺部の基板面１６の面方位を１１１とした
後、Ａの蒸着、パターニングを行つてＡ配線
１５を形成するため、Ａによる突き抜け現象を
従来と比べて著しく回避できる。その結果、歩留
まりを大幅に改善できる。事実、基板表面の拡散
層表面をエツチングしない従来のダイオードの逆
方向特性、及び本発明のようにエツチングして面
方位を変えた場合のダイオードの逆方向特性につ
いて、ウエハに形成された複数の素子を対象にし
て測定したところ（但し、測定した素子数が全て
良品であれば100％とした）、従来20〜30％であつ
たのが、70〜80％にまで大幅に改善できた。な
お、図中のａは従来を、ｂは本発明の場合のグラ
フを夫々示す。同図より、本発明が従来と比べ優
れていることが確認できる。
部１４から露出する面方位１００のSi基板１１の
表面をKOHによりエツチング除去して開口部１
４の周辺部の基板面１６の面方位を１１１とした
後、Ａの蒸着、パターニングを行つてＡ配線
１５を形成するため、Ａによる突き抜け現象を
従来と比べて著しく回避できる。その結果、歩留
まりを大幅に改善できる。事実、基板表面の拡散
層表面をエツチングしない従来のダイオードの逆
方向特性、及び本発明のようにエツチングして面
方位を変えた場合のダイオードの逆方向特性につ
いて、ウエハに形成された複数の素子を対象にし
て測定したところ（但し、測定した素子数が全て
良品であれば100％とした）、従来20〜30％であつ
たのが、70〜80％にまで大幅に改善できた。な
お、図中のａは従来を、ｂは本発明の場合のグラ
フを夫々示す。同図より、本発明が従来と比べ優
れていることが確認できる。
なお、上記実施例では開口部から露出する基板
をエツチングする手段としてKOHを用いたが、
これに限らず、ある特定面を選択露出できる薬品
あるいはエツチング技術を用いてもよい。
をエツチングする手段としてKOHを用いたが、
これに限らず、ある特定面を選択露出できる薬品
あるいはエツチング技術を用いてもよい。
［発明の効果］
以上詳述した如く本発明によれば、配線材料の
突き抜けを防し得る歩留まりの大きい半導体装置
の製造方法を提供できるものである。
突き抜けを防し得る歩留まりの大きい半導体装置
の製造方法を提供できるものである。
第１図ａは従来の半導体装置の断面図、同図ｂ
は同図ａの平面図、第２図ａ〜ｃは本発明の一実
施例に係る半導体装置の製造方法を工程順に示す
断面図、第３図は第２図ｂの平面図、第４図は従
来及び本発明による半導体装置の歩留まりを示す
棒グラフである。 １１……１００Si基板、１２……拡散層、１４
……開口部、１５……Ａ配線、１６……基板
面。
は同図ａの平面図、第２図ａ〜ｃは本発明の一実
施例に係る半導体装置の製造方法を工程順に示す
断面図、第３図は第２図ｂの平面図、第４図は従
来及び本発明による半導体装置の歩留まりを示す
棒グラフである。 １１……１００Si基板、１２……拡散層、１４
……開口部、１５……Ａ配線、１６……基板
面。
Claims (1)
- １ 面方位１００のSi基板表面に拡散層を形成す
る工程と、この基板上に前記拡散層に対応する部
分に開口部を有した絶縁膜を形成する工程と、前
記開口部から露出する基板の表面部分を選択的に
エツチングして前記開口部の周辺部の基板の面方
位を１１１に変える工程と、全面に金属を蒸着し
た後、パターニングして配線を形成する工程とを
具備することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201316A JPS6092614A (ja) | 1983-10-27 | 1983-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58201316A JPS6092614A (ja) | 1983-10-27 | 1983-10-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6092614A JPS6092614A (ja) | 1985-05-24 |
| JPH0476208B2 true JPH0476208B2 (ja) | 1992-12-03 |
Family
ID=16438984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58201316A Granted JPS6092614A (ja) | 1983-10-27 | 1983-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6092614A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0248221A (ja) * | 1988-08-08 | 1990-02-19 | Mazda Motor Corp | 車両のドア構造 |
| JP2727902B2 (ja) * | 1993-01-18 | 1998-03-18 | 日本電気株式会社 | Ａｌコンタクト構造 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53166222U (ja) * | 1977-06-01 | 1978-12-26 | ||
| JP2556166Y2 (ja) * | 1990-01-23 | 1997-12-03 | セイレイ工業株式会社 | オペレータシートマウント機構 |
| JP2006192961A (ja) * | 2005-01-11 | 2006-07-27 | Seirei Ind Co Ltd | シート支持構造 |
-
1983
- 1983-10-27 JP JP58201316A patent/JPS6092614A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6092614A (ja) | 1985-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| US4037306A (en) | Integrated circuit and method | |
| US3936331A (en) | Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| US4990467A (en) | Method of preventing residue on an insulator layer in the fabrication of a semiconductor device | |
| KR890011035A (ko) | 집적회로 제조방법 및 전기접속 형성방법 | |
| JPH0476208B2 (ja) | ||
| JP2695861B2 (ja) | 半導体装置の製造方法 | |
| KR100208446B1 (ko) | 반도체 소자의 제조방법 | |
| KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| JPH0117248B2 (ja) | ||
| JPS63257244A (ja) | 半導体装置およびその製造方法 | |
| KR100365421B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPH01200649A (ja) | 半導体装置の製造方法 | |
| JPS61263138A (ja) | 半導体装置の製造方法 | |
| JPS6041243A (ja) | 半導体装置の製造方法 | |
| JPH0713958B2 (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS6346152B2 (ja) | ||
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPS63160380A (ja) | 半導体装置の製造方法 |