JPH0418691B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多
層配線構造に多結晶シリコンを用いた半導体装置
の製造方法に関する。

〔従来の技術〕

従来、多層配線構造を有する半導体装置では下
層配線に多結晶シリコンを用いたものが提案され
ており、この多結晶シリコン配線の所要のパター
ンに形成した後に表面を酸化して酸化膜からなる
絶縁膜を形成し、この上に上層配線を形成する構
造が採用されている。

例えば、第２図のように、半導体基板１１の絶
縁膜１２上に多結晶シリコン膜を形成後、これを
フオトレジスト工程によつて所定のパターン形状
に形成して多結晶シリコン配線１３を形成する。
そして、この多結晶シリコン配線１３を熱酸化処
理して表面に酸化膜１４を形成しその上に上層配
線１５を所要のパターンに形成して多層配線構造
を構成している。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置の製造方法では、多
結晶シリコン配線１３の表面酸化に際して多結晶
シリコン配線１３と下地の絶縁膜１２との接点部
（図示のＡ部）において酸化反応の不均一が生じ
易く、この部分の酸化膜１４が十分に成長されな
くなる。したがつてこの部分において酸化膜１４
が多結晶シリコン配線１３の表面を確実に被覆で
きなくなり、多結晶シリコン配線１３の一部が露
呈された状態となる。

このため、同図のように上層配線１５を形成し
たとき、この多結晶シリコン配線１３の露呈部に
おいて多結晶シリコン配線１３と上層配線１５と
が接触して電気的に短絡し、半導体装置の信頼性
を低下させ、かつ製造歩留を低下させる原因とな
つている。

〔問題点を解決するための手段〕 本発明の半導体装置の製造方法は、多結晶シリ
コン配線に形成する絶縁膜としての酸化膜を十分
な厚さに形成し、酸化膜の不均一が原因とされる
上層配線との短絡を防止して品質及び歩留の向上
を図るものである。

本発明の半導体装置の製造方法は、多結晶シリ
コン配線を形成する際にパターンエツチングを途
中で停止させかつこの状態で酸化を行う工程と、
その後に異方性エツチングを行つて多結晶シリコ
ン配線の側面に酸化膜を残す工程と、その後に再
度酸化を行つて多結晶シリコン配線に重ねて第２
の酸化膜を形成する工程とを含んでいる。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図ａ〜ｅは本発明の一実施例をその製造工
程順に示す断面図であり、以下この工程に沿つて
説明する。

先ず、同図ａのように半導体基板１の絶縁膜２
上に多結晶シリコン膜３を成長した後、この上に
配線パターン形状にフオトレジスト膜４を形成
し、これをマスクにして多結晶シリコン膜３をエ
ツチングする。そして、同図ｂのように多結晶シ
リコン膜３が全厚さの略3/4〜5/6だけエツチング
された時点、つまりマスクされていない部分が1/
４〜1/6の厚さだけ残されたところでエツチングを
停止し、多結晶シリコン配線５を形成する。

次いで、同図ｃのようにフオトレジスト膜４を
除去した後、前記多結晶シリコン膜３を熱酸化し
て表面に酸化膜６を形成する。このとき、多結晶
シリコン膜３のマスクされていなかつた部分が全
厚さに亘つて酸化されて酸化膜６ａを形成するよ
うに酸化処理の条件を制御する。

続いて、同図ｄのように全面に対して異方性エ
ツチングを行い、マスクされていなかつた部分の
酸化膜６ａが殆ど無くなる程度（ここでは、極め
て薄い状態に残される）にまでエツチングを行
う。このとき、多結晶シリコン配線５の上面の酸
化膜６も殆ど無くなる程度とされるが、多結晶シ
リコン配線５の側面には比較的に厚い酸化膜６が
残される。

しかる上で、同図ｅのように多結晶シリコン配
線５に対して再度熱酸化処理を行い、多結晶シリ
コン配線５の上面及び側面に第２の酸化膜７を成
長させる。これにより、多結晶シリコン配線５は
酸化膜６及び酸化膜７によつて確実に被覆される
ことになり、特に側面では厚い酸化膜６とこの第
２の酸化膜７とで十分に被覆されることになる。
なお、この再度の酸化により、多結晶シリコン配
線５以外の部分にも第２の酸化膜７が若干成長さ
れる。

その後、酸化膜６及び第２の酸化膜７上にスル
ーホール等を開設した後所要パターンの上層配線
８を形成し、かつ図示を省略する保護膜等を形成
することにより多層配線構造を構成できる。

このようにして形成した配線構造によれば、多
結晶シリコン配線５以外の部分にも多結晶シリコ
ン膜３を一部残して多結晶シリコン配線５の酸化
を行つているので、多結晶シリコン膜と絶縁膜と
の接点部が存在せず、多結晶シリコン膜に均一な
酸化膜を成長させることができる。また、一旦成
長させた酸化膜を異方性エツチングすることによ
り多結晶シリコン配線５の側面に厚く酸化膜６を
残し、しかる上で再度酸化を行つて第２の酸化膜
７を成長させているので、多結晶シリコン配線５
の側面における酸化膜の厚さを十分に大きなもの
とし、被覆不良の発生し易い多結晶シリコン配線
の側面における被覆性を向上できる。

したがつて、多結晶シリコン配線５の一部が酸
化膜６，７を通して露呈されることは全くなく、
上層配線８との短絡を確実に防止することができ
る。

ここで、多結晶シリコン配線５以外の部分の多
結晶シリコン膜３に成長された酸化膜６ａを完全
に除去するように異方性エツチングを行つてもよ
い。

〔発明の効果〕

以上説明したように本発明は、多結晶シリコン
配線を形成する際にパターンエツチングを途中で
停止させた上で酸化を行ない、その後に異方性エ
ツチングを行つて多結晶シリコン配線の側面に酸
化膜を残し、更にその後に再度酸化を行つて多結
晶シリコン配線に重ねて第２の酸化膜を形成して
いるので、多結晶シリコン配線の一部に酸化膜の
不均一な部分が発生することはなく、多結晶シリ
コン配線を酸化膜で確実に被覆できる。これによ
り、多結晶シリコン配線の一部が露呈されること
を防止し、上層配線との短絡を防止して半導体装
置の信頼性及び製造歩留の向上を達成できる。

【図面の簡単な説明】

第１図ａ〜ｅは本発明の一実施例を工程順に示
す断面図、第２図は従来の問題点を説明する断面
図である。 １，１１……半導体基板、２，１２……絶縁
膜、３……多結晶シリコン膜、４……フオトレジ
スト、５……多結晶シリコン配線、６，６ａ……
酸化膜、７，７ａ……第２の酸化膜、８……上層
配線、１３……多結晶シリコン配線、１４……酸
化膜、１５……上層配線。

Claims (1)

【特許請求の範囲】
1. １ 基板の絶縁膜上に多結晶シリコン膜を成長し
   かつこれを選択エツチングして多結晶シリコン配
   線を形成し、かつこの多結晶シリコン配線を酸化
   してこれを上層配線との絶縁膜として構成する半
   導体装置の製造方法において、前記多結晶シリコ
   ン配線を形成する際の選択エツチングを途中で停
   止させ、かつ多結晶シリコン配線以外の部分にも
   多結晶シリコン膜が残された状態で酸化を行う工
   程と、前記酸化膜に対して異方性エツチングを行
   ない前記多結晶シリコン配線の側面に酸化膜を残
   す工程と、その後に再度酸化を行つて少なくとも
   多結晶シリコン配線に重ねて第２の酸化膜を形成
   する工程とを含むことを特徴とする半導体装置の
   製造方法。