JPH01201937A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置に関し、特にはり、１．構造を用い
て高耐圧バイポーラ素子、あるいは高耐圧二重拡散型Ｍ
Ｏ５）ランジスタ（Ｄｏｕｂｌｅ　ＤｉｆｆｕｓｅｄＭ
Ｏ５Ｔｒ。：以下ＤＭＯ５と略す）と、低耐圧バイポー
ラ素子、あるいは低耐圧ＤＭＯ３を同一基板上に形成し
た半導体装置に関するものである。

〈従来の技術〉 従来のり、１．構造を用いて高耐圧素子と低耐圧素子を
別々の島内に形成した半導体装置の一例を第４図に示す
。ここではバイポーラ素子を形成した例について説明す
る。

ポリシリコン基板１内に形成された島領域１０１゜１０
２の側壁及び底壁の表面は絶縁膜４で被われ、内部に充
填された単結晶領域２にベース５．エミッタ６等のため
の不純物が拡散され、各不純物領域には電極９，１０が
形成されている。ここで上記島領域１０１，１０２の絶
縁膜４と接する単結晶領域には高濃度不純物層３が形成
され、該高濃度不純物層３は島領域表面において高濃度
領域７を介して電極１１に接続されている。

上記構造の半導体装置では、Ｄ、　１．構造を加工する
都合上、それぞれの島の深さは同一に形成され、従って
島の深さとしては、要求される最大のＢｒｅａｋ　ｄｏ
ｗｎ電圧により決定されている。

〈発明が解決しようとする問題点〉 上記のように島領域が同じ深さをもち、この島領域に素
子を形成する半導体装置では、低耐圧でもかまわない素
子が高耐圧を持ち、且つ高耐圧部と同じ島の深さになっ
ている。そのためＮＰＮＴｒではコレクタのエミッタ間
の飽和電圧（ＶＣＥｓａｔ）が高くなり、また高周波特
性が著しく阻害される原因となっている。これは低耐圧
の縦型ＤＭＯ３を形成した場合に、オン抵抗（ＲＯＭ）
が高くなる等の事情に対しても同じである。本発明は上
記従来構造の問題点に鑑みてなされたものである。

く問題点を解決する為の手段〉 本発明ではり、　１．構造を形成する際、低耐圧素子西 を形成する島領域の底面となる部分に、Ｘ濃度Ｎ型不純
物（リン）拡散領域を形成して見かけ上品領域の深さが
浅くなる構造とし、この高濃度不純物底面をもつ周辺の
島領域と共に半導体製造技術を用いてり、Ｉ構造の半導
体装置を形成する。

〈作用〉 高耐圧素子の島では、要求される深い島が形成され、ま
た、低耐圧素子の島では、実効的にＮ−バルク層が薄く
なり、バルク抵抗の低減を可能にする。その結果低耐圧
ＮＰＮＴｒ、の場合は飽和電圧（ＶｃＥｓａｔ　）が低
くて高周波特性の優れた素子となりまた、低耐圧ＤＭＯ
３の場合は、オン抵抗（ＲＯＮ、）が低く、電流特性の
優れた素子となり、これら低耐圧素子を高耐圧素子と同
一り、Ｉ基板上に形成することを可能とする。

〈実施例〉 第１図に高耐圧ＮＰＮＴｒ２０１と低耐圧ＮＰＮＴｒ２
０２とをり、Ｉ　、基板上に形成した例を示す。前記従
来構造と同一部分は同一符号を付して示す。Ｄ。

■、槽構造島の深さは高耐圧部２０１に合せて形成し、
低耐圧ＮＰＮＴｒ２０２の島底面部には、選択的に高濃
度Ｎ型不純物拡散層３ａを設け、コレクタ抵抗の低減を
図った構造である。上記高濃度不純物拡散層３ａは島領
域周壁のＮ＋層３と連続し、表面の電極１１に電気的接
続されている。本構造によって高耐圧ＮＰＮＴｒ２０１
と、電気的特性の優れた低耐圧ＮＰＮＴｒ２０２を同一
基板に形成することが可能である。

次に第２図に高耐圧ＤＭＯ３３０１と低耐圧ＤＭＯ３３
０２をＤＩ。基板上に形成した例を示す。この場合も、
前例同様、島の深さは高耐圧素子３０１に合せて形成し
、低耐圧ＤＭＯ３３０２の島底面部には選択的にＮ型不
純物拡散層３ｂを設け、基板抵抗の低減を図った構造で
ある。

第４図と同一部分は同一符号を付して示し、単結晶の島
領域２内にはベース２２内にソース及びドレイン２３を
形成したＭＯＳ）ランジスタのための不純物領域が形成
され、基板上にはゲート酸化膜等の絶縁膜が形成されゲ
ート電極２１及びソース、ドレイン電極、配線２５が形
成されている。

本実施例においても、選択的に形成した高濃度不純物拡
散層３ｂはＮ型層３に連続し、表面側のＮ＋領域７につ
ながり電極１１に電気的接続されれている。

本構造によって、高耐圧ＤＭＯ５と低オン抵抗で大電流
の得られる低耐圧ＤＭＯ５を同一基板に形成することが
可能である。

第３図（ａ）〜（ｅ）に上記実施例に示した半導体装置
の製造工程断面図を示す。

（ａ）図、　Ｎ−基板２表面に酸化膜１２を形成し、低
耐圧素子形成の島の底面部となる部分の酸化膜１２をエ
ツチングした後Ｎ型不純物（ワレ等）拡散領域３ａを形
成する。

（ｂ）図；　Ｎ−基板２を島状に分離するために、分離
領域となる部分のＮ−基板をＫＯＨ等を利用して異方性
エツチングする。

（ｃ）図、　酸化膜１２を除去した後、アンチモン。

あるいは砒素等を高濃に全面拡散して島周壁のＮ型層３
を形成し、将来サブコレクタあるいはサブドレインとし
て用いる。その後厚い酸化膜４を形成する。

（ｄ）図、　上記酸化膜４上にポリシリコンを厚く成長
させる。

（ｅ）図：　Ｎ−基板を島状に分離させるため、ポリシ
リコン１を成長させていない側の８１基板２を研磨し、
単結晶領域が絶縁物で分離された構造をもつ基板を作製
する。上記工程により島領域の底部に高濃度Ｎ型不純物
拡散領域３ａをもつ基板が得られ、各島領域に素子が形
成される。

ここに示した実施例以外にも、素子の組み合せを変えた
構造、あるいは全てを同一基板上に形成した構造も可能
である。さらに相補型ＭＯ３やＰＮＰＴｒ等との共存、
また基板の導電型を変えて形成することも同様に可能で
ある。

上記各実施例において、島底部に形成する高濃度不純物
層の厚さは、島領域内に形成する素子に要求されるブレ
ークダウン電圧に応じた厚さに設計することが望ましい
が、拡散工程の共通化等を考慮すれば少なくとも高耐圧
素子を形成する島を除いて他の島に同じ厚さに形成して
工程の煩雑化を防ぐことが好ましい。

〈効果〉 以上本発明によれば、同一半導体基板に高耐圧、低耐圧
を夫々の素子の特性を損うことなく作製することができ
、半導体装置の用途を拡大し、信頼性を高めることがで
きる。

【図面の簡単な説明】

第１図は本発明による一実施例の半導体基板断面図、第
２図は本発明による他の実施例による半導体基板断面図
、第３図（ａ）乃至（ｅ）は本発明の実施例の製造工程
の一部を示す断面図、第４図は従来装置の断面図である
。 １０１．２０１．３０１　：高耐圧素子、１０２゜２０
２．３０２：低耐圧素子、１：ポリシリコン基板、２：
Ｎ−基板、３：Ｎ＋サブコレクタ拡散＋　　　。 （Ｎ　サフドレイン拡散）、４：酸化膜、５：ベース、
６：エミッタ、７：コレクタ、８：酸化膜、９：エミッ
タ電極、１０：ベース電極、１１：コレクタ電極、２１
：ゲートポリシリコン、２２：ベース、２３：ソース、
２４ニドレイン、２５ニドレイン電極、２６二ソース電
極、３ａ：島底部高濃度拡散。 代理人　弁理士　杉　山　毅　至（他１名）（ａ） （ｂ） （ｄ） （ｅ）

Claims (1)

1. 【特許請求の範囲】 １、誘電体分離構造によって電気的に分離された複数の
   島領域に耐圧特性の異なる素子を形成してなる半導体装
   置において、 低耐圧特性をもつ素子が形成された島領域は、島底部に
   、高耐圧特性をもつ素子を形成した島領域底部に形成し
   た高濃度不純物層より厚い高濃度不純物層が形成され 上記高濃度不純物層は島周壁の不純物層を介して基板表
   面に電気的に接続されてなることを特徴とする半導体装
   置。