JPH01202869A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタの製造方法に関するもの
で、特にＬ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　
Ｄｒａｌｎ　）構造の電界効果トランジスタ（ＦＥＴ）
に、自己整合（セルファライン）型のゲート電極を形成
する方法に使用される。

〔従来の技術〕

ＦＥＴではＬＤＤ構造と呼ばれるものが知られている。

これは、素子の微細化によってドレイン領域に生じる高
電界を緩和するためのもので、高濃度に不純物をドープ
したソースおよびドレイン領域（コンタクト領域）のゲ
ート側端部に、比較的低濃度の不純物領域が設けられて
いることを特徴とする。一方、ＦＥＴの製造方法では自
己整合プロセスと呼ばれるものが知られている。これは
、マスク合わせの精度によってゲート電極などが正確な
位置に形成されなくなるのを防止するもので、ＩＣの微
細化には不可欠の技術とされている。

このようなＬＤＤ構造および自己整合プロセスを適用し
た化合物半導体デバイスは、例えば第２図のように製造
されている。同図（ａ）において、半導体基板１は例え
ばガリウムヒ素（Ｇａ　Ａｓ　）からなり、その上には
動作層２が形成され、そのゲート領域にゲート電極３が
ショットキー接触して設けられている。ドレイン端部で
の電界集中を緩和するためのＬＤＤ構造をなす低濃度不
純物領域４は、このゲート電極３をマスクとしてイオン
注入によりなされる。

低濃度不純物領域４が形成された半導体基板１には、例
えばＣＶＤ法により二酸化シリコン（Ｓ１０゜）などの
絶縁膜が堆積される。そして、ＲＩＥにより側壁形成し
た後（第２図（ｂ））、高濃度に不純物を注入すると、
高濃度の不純物を含むソース領域６とドレイン領域７が
形成される。

このとき、ゲート電極３の側壁の絶縁膜５はイオン注入
に対してスペーサとなっている。従って、ＬＤＤ構造を
有するＦＥＴが、自己整合プロセスによって形成される
ことになる。

〔発明が解決しようとする課題〕

しかしながら、上記の従来技術によれば、ショットキー
金属からなるゲート電極３自身が自己整合プロセスのマ
スクとなっているため、ゲート電極３が高耐熱性の金属
（例えば窒化タングステン（ＷＮ））などに限られると
いう問題がある。これは、第２図（ｂ）の工程の後に、
不純物注入領域を活性化するためのアニール工程などを
経なければならないからである。また、このようなアニ
ールの過程で、ゲート電極３のショットキー特性が劣化
するという問題もあった。

そこで本発明は、ＬＤｂ構造のＦＥＴを自己整合プロセ
スで作成するに当り、ゲート電極３の材料選択の余地を
大きくすると共に、そのショットキー特性なども良好に
保つことができる電界効果トランジスタの製造方法を提
供することを目的とする。

〔課題を解決するための手段〕

本発明に係る電界効果トランジスタの製造方法は、半導
体基板のゲート領域に対応するレジストパターンを形成
する第１の工程と、半導体基板上とレジストパターンの
上面および側面に、少なくとも当該レジストパターンの
側面において十分に緻密な無機材料膜を、例えば半導体
基板の斜め方向から電子サイクロトロン共鳴プラズマＣ
ＶＤ法を用いて形成する第２の工程と、望ましくは反応
性イオンエツチング法などで半導体基板上面とレジスト
パターン上面の無機材料膜を除去したのち、レジストパ
ターンおよびその側面の無機材料膜をマスクとして、半
導体基板に不純物を高濃度に注入してコンタクト領域を
形成する第３の工程と、レジストパターンの側面の無機
材料膜を除去する第４の工程と、レジストパターンをマ
スクとして半導体基板に不純物を注入し、コンタクト領
域よりも低濃度の不純物領域を形成する第５の工程と、
例えば半導体基板に対し垂直な方向から電子サイクロト
ロン共鳴プラズマＣＶＤ法を用いて、当該半導体基板上
に絶縁膜を堆積してレジストパターンを除去することに
より反転パターンを形成し、この反転パターンをマスク
としてゲート領域の半導体基板上に自己整合型のゲート
電極を形成する第６の工程とを備えることを特徴とする
。

〔作用〕

本発明の構成によれば、ゲート電極を形成する以前にＬ
ＤＤ構造が形成され、しかもＬＤＤ構造を形成するため
のレジストパターンの反転パターンをマスクとして、ゲ
ート電極が自己整合プロセスにより形成される。従って
、ゲート電極の形成後に熱処理（アニール）工程が含ま
れないので、ショットキー金属の材料選択の余地が大き
くなり、かつ加熱による特性の劣化なともなく、シかも
自己整合プロセスによって素子を微細化することができ
る。

〔実施例〕

以下、添付図面の第１図を参照して、本発明の詳細な説
明する。なお、図面の説明において同一要素には同一符
号を付し、重複する説明を省略する。

第１図は実施例に係る電界効果トランジスタの製造方法
の、製造工程別断面図である。まず、半導体基板１とし
てＧａ　Ａｓ基板を用意し、ＦＥＴの形成領域に、フォ
トレジストのマスクを介してｎ型およびｐ型不純物イオ
ンを順次に注入し、ｎ型の動作層２とｐ型の埋込層８を
形成する（第１図（ａ）参照）。

次に、公知のスピンコード法などにより、レジストを塗
布し、同じく公知のフォトリソグラフィ技術などを用い
て、第１図（ｂ）に示すレジストパターン９を形成する
。このレジストパターン９のうちのゲート領域のものは
、後の工程でゲート電極と置き換えられるものであり、
いわば置換ゲートをなしている。そして、電子サイクロ
トロン共鳴プラズマＣＶＤ法（ＥＣＲプラズマＣＶＤ法
）を用いて、全面に無機材料膜１０としての窒化シリコ
ン（ＳＩＮ　　）膜を形成する。ここで、本実施例にお
いて重要なことは、レジストパターン９の側面のＳＩＮ
　　膜を、十分に緻密なものとすることである。これが
緻密でないと、後述の反応性イオンエツチング（ＲＩ　
Ｅ）工程において、レジストパターン９の側面のＳｉＮ
　　膜がスペーサ１０′として残らなくなり、ＬＤＤ構
造を実現できなくなる。従って、この緻密性の程度はＲ
ＩＥ工程で半導体基板１上のＳＩＮ　　が除去されたと
きに、レジストパターン９の側面でＳｉＮ　　膜が残存
する程度であればよい。

このような緻密性をレジストパターン９の側面において
実現するために、本実施例では半導体基板１を傾斜させ
てＥＣＲプラズマＣＶＤを行なりている。すなわち、半
導体基板１を例えば歳差（すりみそ）運動させながら、
ＥＣＲプラズマＣＶＤ法によりＳｉＮ　　膜を堆積させ
れば、このＥＣＲプラズマは他のプラズマＣＶＤ法のも
のに比べて指向性が高いため、レジストパターン９の側
面にも良好な無機材料膜１０が形成される。また、低温
下での処理が可能であるため、レジストパターン９を変
質させたりすることがなく、従って後述のりフトオフな
どが容易になる。

第１図（ｂ）のように形成された無機材料膜１０は、Ｒ
ＩＥ法によって上方からエツチングされる。そして、半
導体基板１の上面およびレジストパターン９の上面のＳ
ＩＮ　　が除去されると、レジストパターン９の側面に
ＳＩＮ　　がスペーサ１０′として残ることになる。そ
こで、第１図（ｃ）中に矢印で示すように高濃度の不純
物を注入すると、ソース領域６およびドレイン領域７を
なすｎ　型の領域が形成される。このとき、レジストパ
ターン９およびスペーサ１０′の存在する領域には、ｎ
　型の領域が形成されることはない。

次に、緩衝弗酸などによってスペーサ１０’　をなす５
ＩＮｘを除去し、第１図（ｄ）中に矢印で示すようにｎ
型の不純物を注入する。これにより、ソース領域６およ
びドレイン領域７のゲート側端部には、ｎ＋＋型より不
純物濃度の低いｎ＋型の不純物領域４が形成され、いわ
ゆるＬＤＤ構造が実現されることになる。

しかる後、ＥＣＲプラズマＣＶＤ法を用いて、第２図（
ｅ）のようにＳＩＮ　　膜１１を形成する。

ことのき、半導体基板１をＥＣＲプラズマに対して垂直
にしておくと、このプラズマは指向性が高いためレジス
トパターン９の側面にＳＩＮ　　膜Ｘ １１が形成されることはない。従って、例えばアセトン
などで処理することにより、容易に第２図（ｆ）の構造
とすることができる。すなわち、置換パターンであるレ
ジストパターン９に正確に反転した反転パターンとして
のＳｉＮ　　パターンが得られることになる。この状態
で例えば８００℃程度の温度で、Ａ　ｓ　Ｈａ雰囲気中
でアニールを行なうと、不純物を注入した領域は活性化
されることになる。

次いで、ゲート領域を含む全面にショットキー金属を堆
積してリフトオフ法などによりゲート電極３とし、ＳＩ
Ｎ　　膜１１に開口を形成してオーミック電極１２．１
３を形成すると、自己整合プロセスによるゲート電極３
を具備したＦＥＴが完成されることになる（第１図（ｇ
）図示）。ここで、ゲート電極３はアニールの後に形成
されるので、ショットキー金属としては高耐熱性のもの
の他に、Ｔ　ｉ　／　Ａ　ｕ　、Ｌ　ａ　Ｂ　ｅなどを
広く用いることができる。また、ゲート電極３は高温熱
処理工程を経ることがないので、ショットキー特性が劣
化することもない。

本発明の製造方法において用いるＥＣＲプラズマＣＶＤ
法は、ジャパニーズ・ジャーナル・オブ・アプライド・
フィジックス・レターズ（Ｊａｐａｎｅｓｅ　Ｊｏｕｒ
ｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅ
ｔｔｅｒｓ　）、Ｖｏｌ、２２．　Ｎｏ、４．　ｐｐＬ
２１０−Ｌ２１２　、１９８３　　や、「室温で薄膜を
成長でき、基板損傷の少ないＥＣＲプラズマＣＶＤ装置
」日経マイクロデバイス、１９８５年春号１ｐｐ９３−
１００　　などに開示されている。

ＥＣＲプラズマＣＶＤ装置は、プラズマ室と反応室とを
有している。プラズマ室はマイクロ波透過性の隔壁板を
介してマイクロ波導波管に接続される一方、その周囲に
は電磁石が設けられ、プラズマ室内にマイクロ波ととも
にＥＣＲ（電子サイクロトロン共鳴）条件を確立し、反
応室内でプラズマを引出すための発散磁界を形成し得る
ようになっている。このプラズマ室はプラズマ引出窓を
介して反応室と接続しており。プラズマが反応室内の試
料台上に載せられた試料に向けて、発散磁界により加速
されて導かれるようになっている。

この装置によれば、マイクロ波と磁界とによりＥＣＲ条
件が設定されたプラズマ室内に、Ｎ２゜ＮＨ，Ｏ，Ａｒ
あるいはこれらの混合ガスなどが送られ、プラズマ化さ
れたガスが発散磁界により誘導されて反応室に送られる
。一方、反応室には試料台に載置された基板があり、ま
たＳＩＨ、Ｓｉ　　Ｈ，５ｔ３Ｈ８などの絶縁膜形成用
原料ガスが反応室に供給され、これが上記プラズマによ
って励起活性化されて反応を生じ、所定の反応生成物が
基板上に堆積する。ＥＣＲプラズマＣＶＤ法により形成
する無機材料膜（絶縁膜）としては、９１３Ｎ−４膜が
現在形成されているが、Ｓｉｎ、シリコン窒化酸化膜な
ども形成可能である。

次に、本発明の電界効果トランジスタの製造方法の具体
例を詳細に説明するが、本発明はこれらに何ら限定され
るものではない。

実施例 第１図に示したように本発明の工程に従って、以下のよ
うにして基板上に電界効果トランジスタを形成した。

まず、半導体基板としてＧａ　Ａｓ基板を用い、その上
にフォトレジスト膜（ＡＺ−１４００’）を全面に塗布
し、所定のパターンを露光した後、現像してレジストパ
ターンを形成した。次に、基板上に形成したレジストを
マスクとして２９Ｓｉ＋を加速電圧３０〜７０ｋＶで軽
くドープし、ｎ型の動作層を形成した。次いで、そのレ
ジストパターンを除去し、再び、基板上にフォトレジス
ト膜（ＡＺ−１４００）を全面に塗布し、別の所定のパ
ターンを露光・現像して第１図（ｂ）に示すレジストパ
ターン（置換パターン）を形成した。

次に、第１図（ｂ）に示すように、ＳｉＨ４とＮ　Ｈａ
とＮ２の混合ガスを用いたＥＣＲプラズマＣＶＤ法ニヨ
リ、３１　ａ　Ｎ　４膜を１０００〜２００ＯＡの厚さ
に形成した。ここで、５１３Ｎ４をレジストパターンの
側面にも緻密に形成するため、基板を４５°だけ傾けた
。これにより、側面のＳｉ３Ｎ４膜（スペーサ）は２０
０ＯＡ程度になった。

次いで、ＲＩＥエツチングにより平坦部の５１３Ｎ４膜
を除去して、第１図（Ｃ）に示すようにレジストパター
ンの側壁のみに８１３Ｎ４膜をスペーサとして残した。

かかる状態で、２８Ｓｌ＋を加速電圧１５０〜２００ｋ
ｖでイオン注入し、３　Ｘ　１０　’／ａｍ３程度の注
入濃度のｎ　型のソース領域およびドレイン領域を第１
図（Ｃ）に示すように形成した。

その後、ＮＨ４Ｆで希釈した緩衝弗酸を用いたスライド
エツチングにより、レジストパターンの側壁の５１３Ｎ
４膜を第１図（ｄ）に示すように除去した。かかる状態
で、２８Ｓｉ＋を加速電圧１００ｋＶ程度で注入し、１
０１２／ｃＩｎ３オーダー程度のｎ　型領域を形成し、
いわゆるＬＤＤ構造とした。

次いで、ＥＣＲプラズマＣＶＤ法を用いて基板に対し垂
直方向から５１３Ｎ４膜を形成しく第１図（ｅ）図示）
、更に、アセトンによりレジストパターンを除去するリ
フトオフにより、レジストパターン上の５１３Ｎ４膜を
除去して、第１図（ｆ）に示すように、開口部を有する
ＥＣＲプラズマＣＶＤの５１３Ｎ４膜（反転パターン）
を形成した。

次いで、このような基板をＡ　ｓ　Ｈａ雰囲気中におい
て温度的８００℃で、３０分間アニール処理した。この
アニールをＡ　ｓ　Ｈａ雰囲気中で実施する理由は、Ｇ
ａ　Ａｓ基板からＡｓが蒸発することを防止するためで
ある。従って、基板全面アニール保護膜を設ける場合は
、Ｎ２などの不活性雰囲気内でアニールを実施すること
もできる。

そして、この５１３Ｎ４膜の開口部に一致しかつ開口部
より大きい開口を有するレジストパターンをその基板上
に形成し、全面にＴＩ　／Ｐｔ　／Ａｕ系の電極材料を
蒸着した後、そのレジストパターンを除去してリフトオ
フ法により、第１図（ｇ）に示すように自己整合型のゲ
ート電極を形成した。

そのあと、従来公知の方法によりソース領域とドレイン
領域にソースおよびドレイン電極を設けて、相互コンダ
クタンス（ｇｎ＋　）を測定したところゲート長０．６
μｍで３７０　ｆｆ１ｓ／　ｍ＋ｓであった。

本発明は上記の実施例に具体的に限定されるものではな
く、種々の変形が可能である。

例えば、基板上に薄い絶縁膜を形成する工程を付加する
ことにより、ＭＯＳ型あるいはＭＩＳ型の電界効果トラ
ンジスタを製造することもできる。

また、ＥＣＲプラズマＣＶＤによる無機材料膜１０の形
成後に、ＲＩＥ法で半導体基板１およびレジストパター
ン９の上面の無機材料（ＳＩＮ）膜１０をエツチングす
ることは必須ではない。すなわち、半導体基板１の上面
に無機材料膜１０が存在している状態でも、レジストパ
ターン９の側面でのＳＩＮ　　の注入イオンに対する実
効的な厚さは十分に大きいので、高濃度不純物を半導体
基板１中にスルー注入してｎ　領域を形成した後に、無
機材料膜１０を全て除去して低濃度不純物を注入すれば
、ＬＤＤ構造を実現することができる。

〔発明の効果〕

以上、詳細に説明した通り本発明では、ゲート電極を形
成する以前にＬＤＤ構造が形成され、しかもＬＤＤ構造
を形成するためのレジストパターン反転させた反転パタ
ーンをマスクとして、ゲート電極が自己整合プロセスに
より形成される。従って、ゲート電極の形成後に熱処理
（アニール）工程が含まれないので、ショットキー金属
の材料選択の余地が大きくなり、かつ加熱による特性の
劣化なともなく、シかも自己整合プロセスによって素子
を微細化することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る電界効果トランジスタの
製造方法の工程別断面図、第２図は従来例に係る電界効
果トランジスタの製造方法の工程別断面図である。 １・・・半導体基板、２・・・動作層、３・・・ゲート
電極、４・・・低濃度不純物領域、５・・・絶縁膜、６
・・・ソース領域、７・・・ドレイン領域、８・・・埋
込層、９・・・レジストパターン（置換パターン）、１
０・・・無機材料膜、１０′・・・スペーサ、１１・・
・ＳＩＮ　　膜（反転パターン）、１２．１３・・・オ
ーミック電極。 特許出願人　　住友電気工業株式会社 代理人弁理士　　　長谷用　　芳　　横部１図 実施例の製造工程（後半） 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板のゲート領域に対応するレジストパター
   ンを形成する第１の工程と、 前記半導体基板上と前記レジストパターンの上面および
   側面に、少なくとも当該レジストパターンの側面におい
   て十分に緻密な無機材料膜を形成する第２の工程と、 前記レジストパターンおよびその側面の無機材料膜をマ
   スクとして、前記半導体基板に不純物を高濃度に注入し
   てコンタクト領域を形成する第３の工程と、 前記レジストパターンの側面の無機材料膜を除去する第
   ４の工程と、 前記レジストパターンをマスクとして前記半導体基板に
   不純物を注入し、前記コンタクト領域よりも低濃度の不
   純物領域を前記ゲート領域と前記コンタクト領域の間に
   形成する第５の工程と、前記半導体基板上に絶縁膜を堆
   積して前記レジストパターンを除去することにより反転
   パターンを形成し、この反転パターンをマスクとして前
   記ゲート領域の前記半導体基板上に自己整合型のゲート
   電極を形成する第６の工程と を備えることを特徴とする電界効果トランジスタの製造
   方法。 ２、前記第２の工程における無機材料膜の形成は、前記
   半導体基板の斜め方向から電子サイクロトロン共鳴プラ
   ズマＣＶＤ法により行なうことを特徴とする請求項１記
   載の電界効果トランジスタの製造方法。 ３、前記第３の工程は、前記半導体基板上および前記レ
   ジストパターン上面の前記無機材料膜を反応性イオンエ
   ッチングで除去した後に、前記レジストパターンとこの
   側面の前記無機材料膜をマスクとして不純物を高濃度に
   注入する工程であることを特徴とする請求項１記載の電
   界効果トランジスタの製造方法。