JPH01204449A - Vlsi用銅配線方法 - Google Patents

Vlsi用銅配線方法

Info

Publication number
JPH01204449A
JPH01204449A JP2754388A JP2754388A JPH01204449A JP H01204449 A JPH01204449 A JP H01204449A JP 2754388 A JP2754388 A JP 2754388A JP 2754388 A JP2754388 A JP 2754388A JP H01204449 A JPH01204449 A JP H01204449A
Authority
JP
Japan
Prior art keywords
wiring
layer
copper
film
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2754388A
Other languages
English (en)
Inventor
Shinichi Fukada
晋一 深田
Yasushi Kawabuchi
靖 河渕
Hitoshi Onuki
仁 大貫
Kunio Miyazaki
邦夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2754388A priority Critical patent/JPH01204449A/ja
Publication of JPH01204449A publication Critical patent/JPH01204449A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はVLS I用配線の形成法に係り、特に、微細
な配線パターンに大きな電流を通じる素子をもつVLS
I用Cu配線の形成法に関する。
〔従来の技術〕
従来の半導体プロセスにおいて、異方性トライエツチン
グ等により段差側壁部にのみ選択的に堆積物を残す技術
はLS!ハンドブックP、400(1984,電子通信
学会)に記載のL D D (lightlydope
d drain)構造形成の際の5iOzスペーサ形成
等に見られる。しかし、これはデバイス形成のための絶
縁物のパターニング技術であり、この技術を導体に用い
た例はない。
W(CO)eを用いW膜をCVD法により形成する技術
は、ジャーナル オブ エレクトロケミカル ソサイエ
テイ Vol、117PP、693−700 (197
0)、(j、Electrochem Soc、 11
7 。
693−700 (1970))、及び、ジャーナル 
オブ バキューム サイエンステクノロジーVol。
20 、 p p 、 1336−1340(1982
) (J、Vac、Sci、Te−chnol、 20
 、1336−1340(1982))において論じら
れている。
しかし、これらの技術を配線形成に用いた例はなく、微
細配線の側壁部について従来特別な考慮はされていない
。特に、従来COの還元効果に注目した佳IU士ない。
〔発明が解決しようとする課題〕 配線幅が1μm以上ある従来のVLSI配線では十分な
幅があるので側壁の保護には特に考慮がされていなかっ
た。特に、配線材料が従来のAQの場合には表面酸化皮
膜が強く、側面保護の必要性は小さかった。しかし、V
LS Iの配線抵抗の低減のためにAQより比抵抗の小
さなCu、あるいは、Cu合金を配線に用いる微細パタ
ーンでは、Cuがち密な酸化皮膜を形成できないため側
面の保護が新たに必要となる。特に、配線幅が0.5μ
m以下と微細化が進むと配線側壁からの腐食による配線
のほそり、あるいは、断線と酸化皮膜を通じたCu配線
の酸化の進行が大きな問題となる。
また、微細配線でも配線抵抗を下げるために、配線の厚
さはできるだけ大きくする必要があり、配線のアスペク
ト比は1を超えるまでになる。アスペクト比が1以上と
いうことは配線の側壁の面積が上、下部の面積をうわま
わることを意味しており、この点からもCu配線の保護
のためには上下部の保護だけでは不足であり側壁の保護
が不可欠である。
本発明の目的は、0.5μm以下の微細なCu配線にお
いて、新たに問題となる配線側壁の保護の必要性に対し
、配線の上・下部の保護と同時に、側壁も保護する配線
構造、および、その形成法を提供することにある。
〔課題を解決するための手段〕
上記目的はCu配線の周囲が全て導電性の膜でおおわれ
た構造とすることにより達成される。この構造の実現は
バリヤメタル層、Cu配線層、上部配化防止メタル層を
形成後、ホトレジストに配線パターンを形成し、ドライ
エツチング、もしくは、イオンミリングにより配線を形
成し、CVD法により全面に遷移金属、もしくは、その
化合物層を形成し、その後、異方性ドライエツチング、
もしくは、イオンミリングにより配線側壁にのみ選択的
にこの層を残し、その後、ホトレジストを除去し、配線
を形成することにより達成される。
この際、遷移金属もしくはその化合物層のCVD中に一
酸化炭素(CO)、あるいは、水素(H2)が存在する
と、Cu表面の酸化銅が還元され、この酸化銅が原因と
なる配線の腐食や、遷移金属層のはがれを防止すること
ができる。
また、この遷移金属にCuと固溶せず、また、金属間化
合物も形成しない金属を用いると、配線表面にはCu原
子が拡散してくることがなく、Cuを完全に側壁保護層
でおおいかくずごとができ、その耐酸化性を一層向上さ
せることができる。
〔作用〕
Cu配線の側壁に形成序れた遷移金属、あるいは、その
化合物の保護層と上部保護層によりCuは直接周囲の雰
囲気と触れることがない。そのため、Cuの腐食および
酸化は完全に防ぐことができる。特に、側壁保護層を形
成した場合にはレジスト除去工程以前に側壁保護層がで
きるので、レジスト除去に02プラズマアツシヤ等のC
uを酸化する可能性のある工程を用いることができる。
また、Cu配線の周囲の遷移金属層もCuに比べ耐酸化
性の高い金属、あるいは、化合物が選択されるので、配
線自体の耐酸化性は従来のCu配線に比べて非常に高い
〔実施例〕
以下、本発明の一実施例を第1図により説明する。3は
Cu配線であり、コンタク1−孔を通じてSi素子2と
接触している。このCu配線3は、TiNより成るバリ
ヤメタル層10と上部酸化防止層4、および、Wより成
る側壁保護層5により囲まれ、Si素子、および、周囲
の雰囲気と直接触れることはない。図中1はSi基板、
6はSiO2゜第2図は、本発明の一実施例を、プロセ
スを追い説明したものである。はじめに、Si素子の形
成されたSiウェハ上に、TiターゲットとN2の反応
性スパッタ法で形成されたTiN膜4,10にはさまれ
たCu膜7をスパッタ法により形成する。7,4.10
の膜厚はそれぞれ8000人。
200人、200人である。次に、ホトリソグラフィ技
術により、レジスト8に配線パターンを形成し、TiN
1lIをCF4によるドライエツチングで、Cu膜をA
rによるイオンミリングで加工し、配線パターンを形成
する。次に、基板全面に、W(Co)cを原料とするプ
ラズマCVD法でWより成る膜9を300人形成する。
第3図にプラス7CVD装置を示す。W (G O)e
 11は50℃に加熱しArをキャリヤガスとしてCV
Dチャンバ14内へ導入する。W (CO)e導入管1
3およびCVDチャンバ14は、50℃以上に保つ。基
板15は下部のヒータ16により100℃〜200℃に
加熱されている。CVDチャンバ14内に導入されたW
(Co)eは、高周波コイル17により形成される高周
波プラズマ中で分解され、生成したWが、基板上に腹を
形成する。この際、基板が100℃以下ではCu膜とW
膜との密若性が悪く。
また、ち密なW膜を形成できない。反応の結果発生する
COはCu表面の酸化膜を還元する。図中12はるつぼ
状ヒータ、18はキャリヤガス導入管、19は排気管。
第4図に5iOz基板上のCu膜上に本実施例にあるプ
ラズマCVDによりW膜を形成したものについてのSI
MS分析結果を示す。WとCuの界面には少量の酸素し
か検出されない。それに対し、W膜形成前のCu膜表面
の分析結果(第5図)では表面にかなりの酸素が検出さ
れ、W膜の膜形成中に酸素が除かれていることがわかる
。さらに、wB形成時にキャリヤガス導入管18よりキ
ャリヤガスと同時にCOをモル比10%以下導入した場
合にはCu表面の還元効果はより顕著であり、その際の
分析結果を第6図に示す。プラズマCVDによるW囚の
形成後5基板全面をAr+イオン2oによりイオンミリ
ングする。イオンミリングの結果、水平面上に形成され
たW膜は除かれ、Cu配線の側壁部にのみW膜が残り、
側壁保護WJ5となる。その後にレジスト8を除去し、
Cu配線パターンを完成する。
VLS I製造プロセスでは配線の形成後にはプラズマ
CVDによる5iOz膜形成等の工程があり、さらに、
加熱が加わるので、配線の熱安定性も重要な要素である
。Si○2基板上のCu膜上に本実施例によるプラズマ
CVDによりW膜を形成し、500℃、六時間の熱処理
を実施後、SIMS分析を行なった結果を第4図に示す
。Cuと固溶せず、また、金属間化合物も形成しないW
の場合にはCuとWとの相互拡散はよく抑制されており
、W膜の表面にCuが現れることはない。それに対し、
Zr、V等に代表されるCuと固溶する金属でCu表面
をおおう場合には、膜形成後にアニール工程があると表
面にCuが現れ、Cuの酸化物が形成される。
Cu配線の側壁保護層としてCuと固溶しない金属であ
る。W、Mo、Reを用いることができる。また、Cr
+JCuとの固溶量が非常に少なく、用いることができ
る。COを含む化合物でCVDの原料として、Mo(C
O)e、W (Co)6゜Cr(CO)at Rez 
(Co)toを用いることができる。また、[(π−C
5H5) W (CO)3]2゜[(π−C3H6)M
o(CO)3]!、 [(π−C3H6)Cr(Co)
3]z(π−C5H6)Re(Co)3を用いる場合に
は、キャリヤガス中にH2を添加することがπC5Ha
の還元のために必要である。遷移金属化合物WN、MO
2N、CrzNを形成する際は、キャリヤガスにN H
aを添加すれば良い。また、金属ソースの種類にかかわ
らず、キャリヤガスにH2を添加することにより、形成
される金属膜中のOの量を一層減少させることができる
。この効果はcoよりも弱いが、キャリヤガスにCOを
添加した場合には、第6図に示すように、膜中のCの濃
度が高くなるのに対し、H2添加の場合には、第7図に
示すように、Cの濃度を低く保ってOの濃度を下げるこ
とができる。
〔発明の効果〕
本発明によれば、Cu表面の酸化物の除去と配線側壁へ
の遷移金属、あるいは、その化合物層の形成を同時に行
なうことができる。
【図面の簡単な説明】
第1図は本発明の一実施例のCu配線の断面図。 第2図は本発明の実施手順を示した図、第3図は本発明
の実施の際、W膜の形成に用いるプラズマCV D装置
の構造を示す図、第4図はSi○2鵡板」二のCu膜上
にW(Go)sをソースとしてW膜を形成し、500℃
6時間の熱処理後SIMS分析を行なった結果を示す図
、第5図が同じ試料のW膜形成前の分析結果を示す図、
第6図はW膜形成の際、キャリヤガスにcoを添加した
場合の分析結果を示す図、第7図はキャリヤガスにH2
を添加した場合の分析結果を示す図である。 1・・・Si基板、2・・・Si素子、3・・・Cu配
線、4・・・上部酸化防止層、5・・・側壁保護層、6
・・・5j−Oz、7・・・Cu膜、8・・・レジスト
、9・・・CVDW膜。 】0・・・バリヤ層、11・・・W(Co)e、12・
・・るっぼ状ヒータ、13・・・W(Co)6導入管、
14・・・CVDチャンバ、15・・・基板、16・・
・基板ヒータ、17・・高周波コイル、18・・・キャ
リヤガス導入管、第1図 第2図 第3図 第4図 第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 1、半導体素子上に形成された配線幅0.5μm以下、
    アスペクト比が1以上の、銅あるいは銅を主成分とする
    VLSI用微細配線において、前記配線の周囲を全て導
    電性の膜でおおうことを特徴とするVLSI用銅配線方
    法。 2、半導体素子上に、バリヤメタル層、銅配線層、上部
    酸化防止メタル層より成る配線層を形成し、ホトレジス
    トで配線パターンを形成し、前記配線層をエッチングし
    て配線を形成し、レジストを除去する工程からなるVL
    SI用銅配線において、 前記配線層のエッチング工程の後にCVD法により遷移
    金属、もしくは、その化合物層を全面に形成し、その後
    に異方性エッチングにより配線パターンの段差側壁部に
    のみ選択的に前記遷移金属もしくはその化合物層を残し
    、その後、前記レジストを除去することを特徴とするV
    LSI用銅配線方法。 3、特許請求の範囲第2項において、 前記遷移金属が銅と固溶せず、かつ、銅と金属間化合物
    を形成しない金属であることを特徴とするVLSI用銅
    配線方法。
JP2754388A 1988-02-10 1988-02-10 Vlsi用銅配線方法 Pending JPH01204449A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2754388A JPH01204449A (ja) 1988-02-10 1988-02-10 Vlsi用銅配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2754388A JPH01204449A (ja) 1988-02-10 1988-02-10 Vlsi用銅配線方法

Publications (1)

Publication Number Publication Date
JPH01204449A true JPH01204449A (ja) 1989-08-17

Family

ID=12224000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2754388A Pending JPH01204449A (ja) 1988-02-10 1988-02-10 Vlsi用銅配線方法

Country Status (1)

Country Link
JP (1) JPH01204449A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
US5506449A (en) * 1993-03-24 1996-04-09 Kawasaki Steel Corporation Interconnection structure for semiconductor integrated circuit and manufacture of the same
WO2000005773A1 (en) * 1998-07-23 2000-02-03 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164332A (en) * 1991-03-15 1992-11-17 Microelectronics And Computer Technology Corporation Diffusion barrier for copper features
US5506449A (en) * 1993-03-24 1996-04-09 Kawasaki Steel Corporation Interconnection structure for semiconductor integrated circuit and manufacture of the same
WO2000005773A1 (en) * 1998-07-23 2000-02-03 Applied Materials, Inc. Integrated circuit interconnect lines having sidewall layers
JP2002521826A (ja) * 1998-07-23 2002-07-16 アプライド マテリアルズ インコーポレイテッド 側壁層を有する集積回路の相互接続配線

Similar Documents

Publication Publication Date Title
US5236868A (en) Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system
JPS60138942A (ja) 集積回路およびその製造方法
JPH01252763A (ja) 金属珪化物形成方法
JPS5944824A (ja) 自己整合型コンタクトを形成するリフトオフ方法
JP2012023384A (ja) SiCの除去法
JPS58204538A (ja) 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法
US5700740A (en) Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species
JPH0629311A (ja) 半導体装置の製法
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
JPH0945688A (ja) 配線構造及びその形成方法
JPS58161345A (ja) 半導体装置の製造方法
JPH0689883A (ja) 接続孔の形成方法
JPH0722417A (ja) アルミニウム配線の形成方法
JPH0799178A (ja) 半導体装置の製造方法
JPH0682652B2 (ja) シリコン熱酸化膜の形成方法
JPH05267207A (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JP3214146B2 (ja) 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法
JP2001176872A (ja) 半導体装置の製造方法
JPH04157721A (ja) プラズマエッチング方法
JPH0360126A (ja) 半導体装置の製造方法
JPH07297146A (ja) コンタクト形成方法
JPH06216264A (ja) 半導体装置及びその製造方法
KR0140639B1 (ko) 구리실리사이드 형성방법