JPH01205456A - Ｌｓｉ用多ピンケース - Google Patents
Ｌｓｉ用多ピンケースInfo
- Publication number
- JPH01205456A JPH01205456A JP2939088A JP2939088A JPH01205456A JP H01205456 A JPH01205456 A JP H01205456A JP 2939088 A JP2939088 A JP 2939088A JP 2939088 A JP2939088 A JP 2939088A JP H01205456 A JPH01205456 A JP H01205456A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- lsi
- case
- main body
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野１
本発明は、ＬＳＩチップを実装するＬＳＩ用多ピンケー
スに関する。
スに関する。
「従来の技術］
従来、この種のＬＳＩ用多ピンケースは側面より１列に
端子を突出させた構造となっていた。その構造について
第２図（ａ）〜（Ｃ）に示す。
端子を突出させた構造となっていた。その構造について
第２図（ａ）〜（Ｃ）に示す。
第２図（ａ）はＬＳＩ用多ピンケースの外観図である。
ＬＳＩ用多ピンケース２０の側面には端子２１が１列に
設けられている。第２図（ｂ）はＬＳＩ用多ピンケース
２００部分切欠図、第２図（Ｃ）は断面図である。ＬＳ
Ｉ用多ピンケース２０に設けられた端子２１は、ＬＳＩ
用多ピンケース２０内に実装されたＬＳＩチップ２２と
ボンデインクワイヤ２３によって接続されている。
設けられている。第２図（ｂ）はＬＳＩ用多ピンケース
２００部分切欠図、第２図（Ｃ）は断面図である。ＬＳ
Ｉ用多ピンケース２０に設けられた端子２１は、ＬＳＩ
用多ピンケース２０内に実装されたＬＳＩチップ２２と
ボンデインクワイヤ２３によって接続されている。
上記ＬＳＩ用多ピンケース２０は、その端子２１をプリ
ント基板上に接続することにより配線がなされる。
ント基板上に接続することにより配線がなされる。
［発明が解決しようとする課題］
上述した従来のＬＳＩ用多ピンケース２０は、側面から
１列に端子２１を突出させているので、端子数が増加す
るに伴い各辺の寸法か犬きくなり、プリント基板に実装
する場合、実装面積の増加をまねくという欠点があった
。
１列に端子２１を突出させているので、端子数が増加す
るに伴い各辺の寸法か犬きくなり、プリント基板に実装
する場合、実装面積の増加をまねくという欠点があった
。
［課題を解決するための手段］
本発明は、上記従来の課題を解決し、実装面積を減少さ
せることかできるＬＳＩ用多ピンケースを提供すること
を目的としてなされたものである。
せることかできるＬＳＩ用多ピンケースを提供すること
を目的としてなされたものである。
かかる目的を達成するため本発明は、ケース本体内部に
ＬＳＩチップを実装し、ケース本体の各側面から該ＬＳ
Ｔチップと接続した端子を突出させてなるＬＳＩ用多ピ
ンケースにおいて、ケース本体の各側面に突出長さの異
なる端子を上下２列に配置させた構成としている。
ＬＳＩチップを実装し、ケース本体の各側面から該ＬＳ
Ｔチップと接続した端子を突出させてなるＬＳＩ用多ピ
ンケースにおいて、ケース本体の各側面に突出長さの異
なる端子を上下２列に配置させた構成としている。
［実施例］
次に、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図（ａ） （ｂ） （ｃ）は各々本発明の一実施例
に係るＬＳＩ用多ピンケースの外観図、部分切欠図、断
面図である。本実施例のＬＳＩ用多ピンケース１は、ケ
ース本体１ａと端子２，３により構成されている。
に係るＬＳＩ用多ピンケースの外観図、部分切欠図、断
面図である。本実施例のＬＳＩ用多ピンケース１は、ケ
ース本体１ａと端子２，３により構成されている。
ケース本体１ａは、図示の如く薄い立方体形状に形成さ
れており、第１図（ｃ）に示す如くその内部にはＬＳＩ
チップ４か実装されている。
れており、第１図（ｃ）に示す如くその内部にはＬＳＩ
チップ４か実装されている。
端子−２，３は、各々」−記ケース本体１ａの側面から
突出した状態で設けられている。端子２゜３は、互いに
接触しないように一定の間隔を介して上下２列に配列さ
れており、端子２が−に側、端子３か下側に位置してい
る。
突出した状態で設けられている。端子２゜３は、互いに
接触しないように一定の間隔を介して上下２列に配列さ
れており、端子２が−に側、端子３か下側に位置してい
る。
また、第１図（ｂ） （Ｃ）に示すように端子２゜３
のケース本体１ａ側面からの突出長さは、端子２の方が
端子３よりも長くなフている。これによって、端子２，
３を互いに接触させることなくプリント基板に接続する
ことかてきるものである。
のケース本体１ａ側面からの突出長さは、端子２の方が
端子３よりも長くなフている。これによって、端子２，
３を互いに接触させることなくプリント基板に接続する
ことかてきるものである。
また、このように上下２列に端子２，３を配列したこと
により、ケース本体１ａの側面に配置することのできる
端子数が従来の２倍となり、その分ケース本体１ａの寸
法を小さくすることができる。
により、ケース本体１ａの側面に配置することのできる
端子数が従来の２倍となり、その分ケース本体１ａの寸
法を小さくすることができる。
なお、端子２，３の先端は、ケース本体１ａに対し互い
に同し高さに形成してあり、プリント基板に対し同時に
接触するようになっている。
に同し高さに形成してあり、プリント基板に対し同時に
接触するようになっている。
さらに、端子２，３はケース本体１ａ内において、ボン
デインクワイヤ５，６によって各々ＬＳＩチップ４と電
気的に接続されている。
デインクワイヤ５，６によって各々ＬＳＩチップ４と電
気的に接続されている。
［発明の効果］
以上説明したように本発明は、ケース本体内部にＬＳＩ
チップを実装し、ケース本体の各側面から該ＬＳＩチッ
プと接続した端子を突出させてなるＬＳＩ用多ピンケー
スにおいて、ケース本体の各側面に突出長さの異なる端
子を上下２列に配置させたことにより、従来のＬＳＩ用
多ピンケースと比較して２倍の密度で端子を設けること
かてきるのて、１辺当りの寸法を坏の長さとすることが
でき、プリント基板に実装した場合実装面積を減らすこ
とかできる効果がある。
チップを実装し、ケース本体の各側面から該ＬＳＩチッ
プと接続した端子を突出させてなるＬＳＩ用多ピンケー
スにおいて、ケース本体の各側面に突出長さの異なる端
子を上下２列に配置させたことにより、従来のＬＳＩ用
多ピンケースと比較して２倍の密度で端子を設けること
かてきるのて、１辺当りの寸法を坏の長さとすることが
でき、プリント基板に実装した場合実装面積を減らすこ
とかできる効果がある。
第１図（ａ）は本発明の一実施例に係るＬＳＩ用多ピン
ケースの外観図、第１図（ｂ）は第１図（ａ）に示すＬ
ＳＩ用多ピンケースの部分切欠図、第１図（ｃ）は第１
図（ａ）に示すＬＳＩ用多ピンケースの断面図、第２図
（ａ）は従来のＬＳＩ用多ピンケースの外観図、第２図
（ｂ）はその部分切欠図、第２図（Ｃ）はその断面図で
ある。 １：ＬＳＩ用多ピンケース １ａ：ケース本体 ２．３：端子 ４ ： ＬＳ Ｉチップ ５．６：ボンデインクワイヤ
ケースの外観図、第１図（ｂ）は第１図（ａ）に示すＬ
ＳＩ用多ピンケースの部分切欠図、第１図（ｃ）は第１
図（ａ）に示すＬＳＩ用多ピンケースの断面図、第２図
（ａ）は従来のＬＳＩ用多ピンケースの外観図、第２図
（ｂ）はその部分切欠図、第２図（Ｃ）はその断面図で
ある。 １：ＬＳＩ用多ピンケース １ａ：ケース本体 ２．３：端子 ４ ： ＬＳ Ｉチップ ５．６：ボンデインクワイヤ
Claims (1)
- 【特許請求の範囲】 ケース本体内部にＬＳＩチップを実装し、ケース本体
の各側面から該ＬＳＩチップと接続した端子を突出させ
てなるＬＳＩ用多ピンケースにおいて、 ケース本体の各側面に突出長さの異なる端子を上下２列
に配置させたことを特徴とするＬＳＩ用多ピンケース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2939088A JPH01205456A (ja) | 1988-02-10 | 1988-02-10 | Ｌｓｉ用多ピンケース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2939088A JPH01205456A (ja) | 1988-02-10 | 1988-02-10 | Ｌｓｉ用多ピンケース |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205456A true JPH01205456A (ja) | 1989-08-17 |
Family
ID=12274815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2939088A Pending JPH01205456A (ja) | 1988-02-10 | 1988-02-10 | Ｌｓｉ用多ピンケース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205456A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
| US5819403A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Method of manufacturing a semiconductor chip carrier |
| US5824950A (en) * | 1994-03-11 | 1998-10-20 | The Panda Project | Low profile semiconductor die carrier |
| US6008530A (en) * | 1997-05-29 | 1999-12-28 | Nec Corporation | Polyhedral IC package for making three dimensionally expandable assemblies |
| US6141869A (en) * | 1998-10-26 | 2000-11-07 | Silicon Bandwidth, Inc. | Apparatus for and method of manufacturing a semiconductor die carrier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103652A (ja) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | 半導体装置およびこれに用いられるリ−ドフレ−ム |
| JPS6113654A (ja) * | 1984-06-29 | 1986-01-21 | Toshiba Corp | 電子部品 |
-
1988
- 1988-02-10 JP JP2939088A patent/JPH01205456A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103652A (ja) * | 1983-11-11 | 1985-06-07 | Hitachi Ltd | 半導体装置およびこれに用いられるリ−ドフレ−ム |
| JPS6113654A (ja) * | 1984-06-29 | 1986-01-21 | Toshiba Corp | 電子部品 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821457A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Semiconductor die carrier having a dielectric epoxy between adjacent leads |
| US5819403A (en) * | 1994-03-11 | 1998-10-13 | The Panda Project | Method of manufacturing a semiconductor chip carrier |
| US5824950A (en) * | 1994-03-11 | 1998-10-20 | The Panda Project | Low profile semiconductor die carrier |
| US6339191B1 (en) * | 1994-03-11 | 2002-01-15 | Silicon Bandwidth Inc. | Prefabricated semiconductor chip carrier |
| US6977432B2 (en) | 1994-03-11 | 2005-12-20 | Quantum Leap Packaging, Inc. | Prefabricated semiconductor chip carrier |
| US6008530A (en) * | 1997-05-29 | 1999-12-28 | Nec Corporation | Polyhedral IC package for making three dimensionally expandable assemblies |
| US6141869A (en) * | 1998-10-26 | 2000-11-07 | Silicon Bandwidth, Inc. | Apparatus for and method of manufacturing a semiconductor die carrier |
| US6857173B1 (en) | 1998-10-26 | 2005-02-22 | Silicon Bandwidth, Inc. | Apparatus for and method of manufacturing a semiconductor die carrier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2565091B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05114671A (ja) | 半導体装置 | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPH06260583A (ja) | 半導体パッケージ | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPH0353313Y2 (ja) | ||
| JPS605146U (ja) | 集積回路装置 | |
| JPS6221540U (ja) | ||
| JPS6026778U (ja) | ライトアングルピンヘツダ | |
| JPS59192847U (ja) | 半導体装置 | |
| JPS62201941U (ja) | ||
| JPH01145138U (ja) | ||
| JPH0936158A (ja) | パッケージ型半導体装置の構造 | |
| JPS6059520U (ja) | コンデンサアレイ | |
| JPS61119344U (ja) | ||
| JPH02275649A (ja) | 半導体集積回路 | |
| JPS60183468U (ja) | 基板の導体パタ−ン形状 | |
| JPS6226065U (ja) | ||
| JPS59138270U (ja) | 混成集積回路 | |
| JPH0427595U (ja) | ||
| JPH01170940U (ja) | ||
| JPS59180437U (ja) | Ｉｃソケツト | |
| JPH01174949U (ja) | ||
| JPS609260U (ja) | プリント板の接続構造 | |
| JPH02108344U (ja) |