JPH01205643A - フレーム同期回路 - Google Patents

フレーム同期回路

Info

Publication number
JPH01205643A
JPH01205643A JP63030130A JP3013088A JPH01205643A JP H01205643 A JPH01205643 A JP H01205643A JP 63030130 A JP63030130 A JP 63030130A JP 3013088 A JP3013088 A JP 3013088A JP H01205643 A JPH01205643 A JP H01205643A
Authority
JP
Japan
Prior art keywords
frame
pulse
circuit
crc check
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63030130A
Other languages
English (en)
Other versions
JPH0691524B2 (ja
Inventor
Tsukasa Haga
芳賀　司
Yoshimi Kuriyama
栗山　宜已
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63030130A priority Critical patent/JPH0691524B2/ja
Publication of JPH01205643A publication Critical patent/JPH01205643A/ja
Publication of JPH0691524B2 publication Critical patent/JPH0691524B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＣＭＩ符号による伝送が行なわれる多重化装
置における同期回路に関する。
（従来の技術） 従来、この株の同期回路は符号誤シによる同期はずれを
抑えるため、４．５段程度の前号保護回路を設ける一万
、同期復帰時に誤同期を防ぐために３〜５段程の後方保
護回路も設けていた。
（発明が解決しようとする課題） 従来の同期回路ではこのように４〜５段程度の前方保護
回路および３〜５段程度の後方保護回路を設けているの
で実際に同期はずれか起き、ハンチング状態に入るまで
に最短でも数フレーム分の時間を要し、また、同期引込
み時、誤同期となる可能性があるという欠点がある。
本発明の目的は上記欠点を解決するもので。
実質的な同期はずれの時間を短縮できるフレーム同期回
路を提供することにある。
（課題を解決するための手段〕 前記目的を達成するために本発明によるフレーム同期回
路はＣＭＩ符号の信号を生信号とバイオレーションパル
スに分離する復号器と、フレームパルスを発生するフレ
ームパルス発生回路と、前記バイオレーシヨンパルスお
よび前記フレームパルス発生回路から出力されるフレー
ムパルスを比較し、一致パルスを出力するフレームパル
ス一致検出回路と、前記一致パルスに対し保護をかけ、
同期はずれになったとき、前記フレームパルス発生回路
に対しカウンタセット信号を出力し、フレームパルスの
発生時期をシフトさせる同期保護回路と、前記フレーム
パルス発生回路から出力されたフレームパルスによって
生信号のＣ几Ｃチェックを行ない、その結果を保護段数
制御信号として出力し、前記同期保護回路に保護段数制
御信号に応じた段数だけ保護させるＣＲＣチェック回路
とから構成しである。
（実施例） 以下１図面を参照して本発明をさらに詳しく説明する。
第１図は本発明によるフレーム同期回路の実施例を示す
ブロック図、第２図は第１図の動作を説明するためタイ
ムチャートである。
ＣＭＩ符号７は復号器ｌによシ王信号とバイオレーショ
ンパルスに分離される。
６フレームで１マルチフレームであるのでノ寸イオレー
シパルスは第２図（ａ）に示すように６フレームごとに
出力され、生信号は第２図（Ｃ）に示すように１フレー
ムごとにＣＲＣチェックビットを含み％ＣＲＣチェック
パターンはチェックビットＣｘ−Ｃｓで構成される。
生信号は多重変換回路（ＤＭＵＸ）２およびＣＲＣチェ
ック回路５に供給され、バイオレーションパルスはフレ
ームパルス一致検出回路４に供給、される。
フレームパルス一致検出回路４はフレームパルス発生回
路３および復号器１からそれぞれ出力されたフレームパ
ルスの比較を行ない、その結果、一致した場合、一致パ
ルスを同期保護回路６に対して送出する。
保護回路６はＣＲＣチェック回路５から出力され念保護
段数制御信号に応じて一致パルスに対して保護をかけ、
その結果をフレームパルス発生回路３に出力する。
フレームパルス発生回路３では保護回路６の出力に応じ
てフレームパルスを作シ出し、これをＣＲＣチェック回
路５に出力する。
ＣＲ，Ｃチェック回路５はフレームパルス発生回路３か
ら出力されたフレームパルスを用いて復号器１から出力
された生信号に対してＣＲＣチェックを行ない、その結
果を保護段数制御信号として保護回路６の保護段数を決
定する。
この保護段数はＣ几Ｃチェックによシ異常が認められな
い場合は少なくなる。
（発明の効果） 以上、説明したように不発明はフレームビットの位置に
ＣＲＣチェックビットを設け、１マルチフレームごとに
ＣＲＣチェックを行ない。
その結果によシ前号保護段数の設定およびノ・ンチング
時の一致パルスの適確性の判断を行なう構成であるので
実質的な同期はずれの時間を短縮できるという効果があ
る。
【図面の簡単な説明】
第１図は１本発明によるフレーム同期回路の実施例を示
す機能ブロック図、第２図は第１図の動作を説明するた
めのタイミングチャートである。 １・・・ＣＭＩ復号器 ２・・・多重変換装ｆｉ（ＤＭＵＸ） ３・・・フレームパルス発生回路 ４・・・フレームパルス一致検出回路 ５・・・ＣＲＣチェック回路 ６・・・同期保護回路　　　７・・・ＣＭＩ信号８・・
・ＤＭＵＸ出力信号 特許出願人　　日本電気株式会社 代理人　弁理士井　ノ　　ロ　　　壽

Claims (1)

    【特許請求の範囲】
  1. ＣＭＩ符号の信号を主信号とバイオレーシヨンパルスに
    分離する復号器と、フレームパルスを発生するフレーム
    パルス発生回路と、前記バイオレーシヨンパルスおよび
    前記フレームパルス発生回路から出力されるフレームパ
    ルスを比較し、一致した場合、一致パルスを出力するフ
    レームパルス一致検出回路と、前記一致パルスに対し保
    護をかけ、同期はずれになつたとき、前記フレームパル
    ス発生回路に対しカウンタセット信号を出力し、フレー
    ムパルスの発生時期をシフトさせる同期保護回路と、前
    記フレームパルス発生回路から出力されたフレームパル
    スによつて主信号のＣＲＣチェックを行ない、その結果
    を保護段数制御信号として出力し、前記同期保護回路に
    保護段数制御信号に応じた段数だけ保護させるＣＲＣチ
    ェック回路とから構成したことを特徴とするフレーム同
    期回路。
JP63030130A 1988-02-12 1988-02-12 フレーム同期回路 Expired - Lifetime JPH0691524B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63030130A JPH0691524B2 (ja) 1988-02-12 1988-02-12 フレーム同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63030130A JPH0691524B2 (ja) 1988-02-12 1988-02-12 フレーム同期回路

Publications (2)

Publication Number Publication Date
JPH01205643A true JPH01205643A (ja) 1989-08-18
JPH0691524B2 JPH0691524B2 (ja) 1994-11-14

Family

ID=12295195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63030130A Expired - Lifetime JPH0691524B2 (ja) 1988-02-12 1988-02-12 フレーム同期回路

Country Status (1)

Country Link
JP (1) JPH0691524B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292927A (ja) * 1988-05-19 1989-11-27 Toshiba Corp データ伝送方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292927A (ja) * 1988-05-19 1989-11-27 Toshiba Corp データ伝送方式

Also Published As

Publication number Publication date
JPH0691524B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
JP4207329B2 (ja) フレーム同期回路
JP2732759B2 (ja) フレーム同期制御方式
JP2617701B2 (ja) Ｖｔパス切替時のミスコネクション回避方法
JP2578334B2 (ja) デイジタル伝送方式
EP0451767B1 (en) Frame synchronization stabilizer
JPH05304519A (ja) フレーム同期回路
US5132991A (en) Frame error detection system
US5619532A (en) Digital communication system
JPH01205643A (ja) フレーム同期回路
US6625167B1 (en) Method and apparatus for DS3 pentad-based processing
JPH1093536A (ja) 伝送装置のユニット間インタフェース方式
JPH01228337A (ja) フレーム同期保護回路
JP3153975B2 (ja) フレーム同期回路
JPH073703Y2 (ja) マルチフレーム同期回路
JP2768303B2 (ja) 誤り訂正回路
JP2531720B2 (ja) デジタル多重変換装置の同期回路方式
JPS6251849A (ja) Ｐｃｍ通信用後方動作型フレ−ム同期回路
JP2680953B2 (ja) フレーム同期回路
JP3051026B2 (ja) パリティ演算回路およびその演算方式
JPS63116537A (ja) 同期保護回路
KR100243034B1 (ko) 디에스1프레임 검출방법
JPH05304522A (ja) 同期検出制御装置
JPH0964848A (ja) 巡回冗長符号誤り検査方式
JPH05211500A (ja) フレーム同期回路
JPH0530067A (ja) チヤネル検出装置