JPH01208975A - 電荷結合素子の信号処理装置 - Google Patents
電荷結合素子の信号処理装置Info
- Publication number
- JPH01208975A JPH01208975A JP63034518A JP3451888A JPH01208975A JP H01208975 A JPH01208975 A JP H01208975A JP 63034518 A JP63034518 A JP 63034518A JP 3451888 A JP3451888 A JP 3451888A JP H01208975 A JPH01208975 A JP H01208975A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- charge
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は電荷結合素子の１δ号処理装置に関し。
特に電荷結合素子の雑音を除去する雑音除去回路を有す
る電荷結合素子の信号処理装置に関する。
る電荷結合素子の信号処理装置に関する。
（従来の技術）
電荷結合素子（以下ＣＣ”Ｄと記す）は、一般に撮像素
子として用いられているが、従来の撮像管に比べて小型
、軽量、低消費−力、高信頼性という特長があシ、さら
に１図形ひずみや焼付きがないなどの舶性面の利点を持
つ。このため、近年、工業用カメラや家庭用ＶＴＲ一体
型カメラなどの分野では、撮像管にとってかわ）りつあ
シ、さらには、半導体製造技術の発達によって、よシ高
解像度のＣＣＤが開発された結果、放送用カメラといっ
た高品質な画像が要求される分野にも用いられ始めでい
る。
子として用いられているが、従来の撮像管に比べて小型
、軽量、低消費−力、高信頼性という特長があシ、さら
に１図形ひずみや焼付きがないなどの舶性面の利点を持
つ。このため、近年、工業用カメラや家庭用ＶＴＲ一体
型カメラなどの分野では、撮像管にとってかわ）りつあ
シ、さらには、半導体製造技術の発達によって、よシ高
解像度のＣＣＤが開発された結果、放送用カメラといっ
た高品質な画像が要求される分野にも用いられ始めでい
る。
ところで、以上の高解像変化に伴う問題となるのが、テ
、プブイズの縮小化、高密度化に伴って。
、プブイズの縮小化、高密度化に伴って。
信号電荷ｆｉｌが低下する点であり、感度及びダイナミ
ックレンジを確保するためには、雑音の低減化が不可欠
となる。
ックレンジを確保するためには、雑音の低減化が不可欠
となる。
そこで、ＣＣＤカメラの低雑音化を月相して。
各種の雑音除去方法が提案されている。
その中でも、Ｎ）ｉＫ技研よシ提案された遅延差雑音除
去法は、遅延回路及びゲート回路を用いているため島域
雑音の低域への折シ返しがない為。
去法は、遅延回路及びゲート回路を用いているため島域
雑音の低域への折シ返しがない為。
雑音抑制効果の最も大きい方法である。
第４図は従来の電荷結合素子の遅延差雑音除去回路の構
成を示すブロック図である。
成を示すブロック図である。
第４図において、Ｃ０ＤＩＯは、駆動回路１４によって
駆動される。Ｃ０ＤＩＯの出力信号はバッファ回路１１
を介して、差動アンプ４０に接続されている。その差動
アンプ４０の追入力県子には、バッファ回路１１の出力
信号■が直接入力され、正入力端子には、ディレィライ
ン１２を介して、一定時間τ遅延された出力信号■が入
力される。そして、その差動アンプ４０の出力信号は。
駆動される。Ｃ０ＤＩＯの出力信号はバッファ回路１１
を介して、差動アンプ４０に接続されている。その差動
アンプ４０の追入力県子には、バッファ回路１１の出力
信号■が直接入力され、正入力端子には、ディレィライ
ン１２を介して、一定時間τ遅延された出力信号■が入
力される。そして、その差動アンプ４０の出力信号は。
パルス発生器１５によって制御されるゲート回路１３に
入力される。
入力される。
Ｍ５図は従来例の動作を示すタイムチャートである。
次に１本従来例の動作を第４図、第５図を併用して説明
する。
する。
バッファ回路１１の出力信号■の内の一画素周期はリセ
ット期間２１．フィードスルー期間２２゜信号期間２３
に分けられ、一画素の有効信号′幅圧はフィードスルー
期間２２の電位と信号期間２３の電位の差として表わさ
れる。信号■はバッファ回路１１の出力信号■をディレ
ィライン１２によって一定期間τだけ遅延させられた信
号である。
ット期間２１．フィードスルー期間２２゜信号期間２３
に分けられ、一画素の有効信号′幅圧はフィードスルー
期間２２の電位と信号期間２３の電位の差として表わさ
れる。信号■はバッファ回路１１の出力信号■をディレ
ィライン１２によって一定期間τだけ遅延させられた信
号である。
信号◎は差動アンプ４０の出力信号である。即ち信号◎
は一定期間Ｔのみ振幅変調された信号である。つまり、
第５図において、画素の有効信号電圧は電圧Ｖ；、、〜
Ｖ；、として現われる。この′電圧Ｖ；、、〜ｖＪ、は
ゲート回路１３にゲートパルス■が印加されてサンプリ
ングされる。
は一定期間Ｔのみ振幅変調された信号である。つまり、
第５図において、画素の有効信号電圧は電圧Ｖ；、、〜
Ｖ；、として現われる。この′電圧Ｖ；、、〜ｖＪ、は
ゲート回路１３にゲートパルス■が印加されてサンプリ
ングされる。
この様に、フィールドスルー期間２２と信号期間２３の
′電位差を検出することによって１両期間に重畳された
雑音成分を除去することができる。
′電位差を検出することによって１両期間に重畳された
雑音成分を除去することができる。
しかも、ゲート回路１３によって、有効信号電圧のみを
抜き出しているので、サンプルホールド回路と異なル高
域の雑音成分の帯域内への折）返しが生じない。
抜き出しているので、サンプルホールド回路と異なル高
域の雑音成分の帯域内への折）返しが生じない。
（発明が解決しようとする課題）
上に述べた従来の・−荷結合素子の遅延差雑音除去回路
では、差動アンプの負入力端子側には、浮遊容量が生じ
ている。従って、差動アンプの帰還抵抗と供に積分特性
を生じさせ、これが高域での利得の劣化の原因となシ、
高解像度化の大きな妨げとなる。
では、差動アンプの負入力端子側には、浮遊容量が生じ
ている。従って、差動アンプの帰還抵抗と供に積分特性
を生じさせ、これが高域での利得の劣化の原因となシ、
高解像度化の大きな妨げとなる。
第６図は従来例の中の差動アンプの負入力信号に対する
周波数応答特性を示す特性図である。
周波数応答特性を示す特性図である。
第６図において、差動アンプ４０は差動アンプ４０の負
入力端子側の浮遊容量３３と帰還抵抗Ｂ。
入力端子側の浮遊容量３３と帰還抵抗Ｂ。
によシ、積分回路として作用する。浮遊容ｆｔ３３をＣ
とし帰還抵抗をＲｆとすると、高域の遮断周波数ｆｃＦ
ｉｌ／２πＣＲｆと表わされ、浮遊容量Ｃ及び帰還抵抗
Ｒ／が大きくなる程、負入力信号に対する帯域は狭くな
る。よって１画域での正負入力信号のバランスもくずれ
るので、従来例の高域雑音に対する抑制効果は劣化し２
入力信号自体に対する帯域も狭くなるという欠点がある
。
とし帰還抵抗をＲｆとすると、高域の遮断周波数ｆｃＦ
ｉｌ／２πＣＲｆと表わされ、浮遊容量Ｃ及び帰還抵抗
Ｒ／が大きくなる程、負入力信号に対する帯域は狭くな
る。よって１画域での正負入力信号のバランスもくずれ
るので、従来例の高域雑音に対する抑制効果は劣化し２
入力信号自体に対する帯域も狭くなるという欠点がある
。
本発明の目的は、上記問題点を解決したもので。
広帯域で、且つ、雑音抑制効果の大きい雑音除去回路を
有する電荷結合素子の信号処理装置を提供することにあ
る。
有する電荷結合素子の信号処理装置を提供することにあ
る。
（課題を解決するための手段）
本発明の電荷結合素子の信号処理装置は、半導体基板上
に形成された光電変換素子群、この元゛４変換素子群で
光・＃を変換された信号゛載荷を転送する電荷転送シフ
トレジスタ、転送された前記信号電荷を検出する浮遊拡
散型の電荷検出部、この電荷検出部の・電位変化を出力
する出力アンプ＃前記電荷検出部の電位を一定電位にリ
セットするリセット部、および検出済みの前記信号電荷
を掃き出すリセットドレイン部を有する電荷結合素子と
、この電荷結合素子を駆動して一画素周期内に前記信号
電荷が前記電荷検出部に注入される第１の期間と前記電
荷検出部の前記信号−荷が前記リセットドレイン部に掃
き出されるｍ２の期間と前記電荷検出部の電位が一定電
位にリセットされる第３の期間とに分割して出力信号を
得る駆動回路と、前記駆動回路出力信号を入力とするバ
ッファ回路と。
に形成された光電変換素子群、この元゛４変換素子群で
光・＃を変換された信号゛載荷を転送する電荷転送シフ
トレジスタ、転送された前記信号電荷を検出する浮遊拡
散型の電荷検出部、この電荷検出部の・電位変化を出力
する出力アンプ＃前記電荷検出部の電位を一定電位にリ
セットするリセット部、および検出済みの前記信号電荷
を掃き出すリセットドレイン部を有する電荷結合素子と
、この電荷結合素子を駆動して一画素周期内に前記信号
電荷が前記電荷検出部に注入される第１の期間と前記電
荷検出部の前記信号−荷が前記リセットドレイン部に掃
き出されるｍ２の期間と前記電荷検出部の電位が一定電
位にリセットされる第３の期間とに分割して出力信号を
得る駆動回路と、前記駆動回路出力信号を入力とするバ
ッファ回路と。
入力端子を前記バッファ回路の出力端に接続し出力端子
を接地したディレィラインと、このディレィラインの前
記入力端子に接続されたエミッタフォロワ回路と、この
エミッタフォロワ回路の出力信号の内、前記バッファ回
路の出力信号の前記第１の期間と前記第３の期間の電位
差を抜き出すゲート回路と、このゲート回路に制御パル
スを印加するパルス発生器とを備えていて、前記ディレ
ィラインは前記ディレィラインの前記入力端子に前記パ
、ファ回路の出力信号の前記第１の期間と、前記ディレ
ィラインの前記入力端子から入力され接地された前記出
力端子で反転１反射されて再度前記入力端子にもどって
きた信号の前記第３の期間とが１なる様に遅延時間が設
定されている。
を接地したディレィラインと、このディレィラインの前
記入力端子に接続されたエミッタフォロワ回路と、この
エミッタフォロワ回路の出力信号の内、前記バッファ回
路の出力信号の前記第１の期間と前記第３の期間の電位
差を抜き出すゲート回路と、このゲート回路に制御パル
スを印加するパルス発生器とを備えていて、前記ディレ
ィラインは前記ディレィラインの前記入力端子に前記パ
、ファ回路の出力信号の前記第１の期間と、前記ディレ
ィラインの前記入力端子から入力され接地された前記出
力端子で反転１反射されて再度前記入力端子にもどって
きた信号の前記第３の期間とが１なる様に遅延時間が設
定されている。
（作 用）
本発明は従来例のような差動アンプを用いず。
接地されたディレィラインの出力端子での反射を利用し
て、フィードスルー期間と信号期間の電位の差を検出し
ているため、従来例のよりな浮遊容量と帰還抵抗によっ
て、帯域が劣化することはない。また、ゲート回路によ
って、サンプリングするため、高域雑音成分の帯域内へ
の折シ返しもない。
て、フィードスルー期間と信号期間の電位の差を検出し
ているため、従来例のよりな浮遊容量と帰還抵抗によっ
て、帯域が劣化することはない。また、ゲート回路によ
って、サンプリングするため、高域雑音成分の帯域内へ
の折シ返しもない。
以上のように０本発明による電荷結合素子の信号処理装
置によって広帯域で、且つ、高域雑音に対する抑制効果
の大きい雑音除去が可能となる。
置によって広帯域で、且つ、高域雑音に対する抑制効果
の大きい雑音除去が可能となる。
（実施例）
次に１本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例を示すブロック図。
第２図は本実施例の動作を示すタイムチャート、第３図
は本実施例の周波数応答特性を示す特性図である。
は本実施例の周波数応答特性を示す特性図である。
第１図において１本実施例はＣ０ＤＩＯが駆動回路１４
によって駆動されＣＣＤｌ０の出力信号がバッファ回路
１１に入力され、バッファ回路１１の出力信号は続くデ
ィレィライン１２及びエミ。
によって駆動されＣＣＤｌ０の出力信号がバッファ回路
１１に入力され、バッファ回路１１の出力信号は続くデ
ィレィライン１２及びエミ。
タフォロワ回路１６に入力され、工ば、タフォロワ回路
１６の出力信号はパルス発生器１５で発生したゲートパ
ルスによって制御されるゲート回路１３によってサンプ
リングされるように構成されている。
１６の出力信号はパルス発生器１５で発生したゲートパ
ルスによって制御されるゲート回路１３によってサンプ
リングされるように構成されている。
尚、ＣＣＬ）１０は光電変換素子群と、１１に荷転送シ
フトレジスタと、電荷検出部と、出力アンプと。
フトレジスタと、電荷検出部と、出力アンプと。
リセット部と、リセットドレイン部とを有して構成し１
図示は省略されている。
図示は省略されている。
ここで、ディレィライン１２の出力端子１８は接地し、
外部とのインターフェースは入力端子１７のみとする。
外部とのインターフェースは入力端子１７のみとする。
また、バッファ回１４１１の出力信号を信号■とし、信
号■がディレィライン１２の入力端子１７に入力され、
グランドで反射し、再び入力端子１７にもどって来たと
きの信号を信号■とし、信号■と信号■とが混合された
信号を信号■とし、パルス発生器１５によって発生され
るゲートパルスを信号■とする。
号■がディレィライン１２の入力端子１７に入力され、
グランドで反射し、再び入力端子１７にもどって来たと
きの信号を信号■とし、信号■と信号■とが混合された
信号を信号■とし、パルス発生器１５によって発生され
るゲートパルスを信号■とする。
次に、本実施例の動作を第１図、第２図を併用して説明
する。
する。
バッファ回路１１の出力の信号■の内の一画素周期は、
リセット期間２１．フィードスルー期間２２．信号期間
２３に分けられ、一画素の有効信号４圧はフィードスル
ー期間２２の電位と信号期間２３０′亀位の差として表
わされる。即ち、第２図の電圧Ｖｐ１．〜ｖｐ、として
表わされる。
リセット期間２１．フィードスルー期間２２．信号期間
２３に分けられ、一画素の有効信号４圧はフィードスル
ー期間２２の電位と信号期間２３０′亀位の差として表
わされる。即ち、第２図の電圧Ｖｐ１．〜ｖｐ、として
表わされる。
ディレィライン１２で信号■が入力端子１７から入力さ
れると、出力端子１８に達する迄の間に。
れると、出力端子１８に達する迄の間に。
信号■はデイレイジイン１２の遅延時間τだけ遅延させ
られる。そして、信号■が出力端子１８に達すると、出
力端子１８は接地されているので位相が反転し、再び入
力端子１７の方に反射され、信号■の様にまた遅延時間
τだけ遅延させられて入力端子１７に達し、遅延されて
いない信号■と混合される。
られる。そして、信号■が出力端子１８に達すると、出
力端子１８は接地されているので位相が反転し、再び入
力端子１７の方に反射され、信号■の様にまた遅延時間
τだけ遅延させられて入力端子１７に達し、遅延されて
いない信号■と混合される。
ここで、ディレィライン１２を信号ωが往復する間の合
計の遅延時間２τは、信号■の信号期間と信号■のフィ
ールドスルー期間が重なる様に設定される。すなわち、
混合後の信号は、信号■の様に有効信号電圧が撮幅変調
された信号となる。
計の遅延時間２τは、信号■の信号期間と信号■のフィ
ールドスルー期間が重なる様に設定される。すなわち、
混合後の信号は、信号■の様に有効信号電圧が撮幅変調
された信号となる。
最後に信号■は、エミッタフォロワ回路１６を介して出
力され、ゲート回路１３で信号■の制御パルスが印加さ
れて有効信号電圧のみが抜き出される。
力され、ゲート回路１３で信号■の制御パルスが印加さ
れて有効信号電圧のみが抜き出される。
（発明の効果）
以上説明したように本発明は出力端子が接地されたディ
レィラインでの反射を利用して、フィードスルー期間と
信号期間の゛電位の差から画素の有効信号′電圧を求め
るようにすることによシ１回路系の広帯域化が可能であ
シ、また。有効信号電圧をゲート回路を用いてサンプリ
ングしている為。
レィラインでの反射を利用して、フィードスルー期間と
信号期間の゛電位の差から画素の有効信号′電圧を求め
るようにすることによシ１回路系の広帯域化が可能であ
シ、また。有効信号電圧をゲート回路を用いてサンプリ
ングしている為。
高域雑音を帯域内に折シ返すことなしに効果的に雑音抑
制が可能なので、高解像度ＣＯＤの雑音除去回路として
用いると、よシ高解像度で、且つ。
制が可能なので、高解像度ＣＯＤの雑音除去回路として
用いると、よシ高解像度で、且つ。
よシ低雑音の高品質の画像を得ることができる効果があ
る。
る。
第１図は本発明の一実施例を示すブロック図。
第２図は本実施例の動作を示すタイムチャート、第３図
は本実施例の周波数応答特性を示す特性図、第４図は従
来の４荷素子の遅延差雑音除去回路のブロック図、第５
図は従来例の動作を示すタイムチャート、第６図は第４
図の中の差動アンプの負入力信号に対する周波数応答特
性を示す特性図でおる。 ｌＯ・・・・・・・に荷結合素子（ＣＣＤ）、１１・・
・・・・バッファ囲路、１２・・・・・・ディレィライ
ン、１３・・・・・・ゲート回路、１４・・・・・・駆
動回路％１５・・・・・・パルス発生回路、１６・・・
・・・エミッタフォロワ回路、２１・・・・・・リセッ
ト期間、２２・・・・・・フィードスルー期間。 ２３・・・・・・信号期間、４０・・・・・・差動アン
プ、３３・・・・・・浮遊容量。 代理人 弁理士 内 原 晋 茅 ｆ 閃 第 ２ 回 茅 ３１ＪＡ ＄ ４ 回
は本実施例の周波数応答特性を示す特性図、第４図は従
来の４荷素子の遅延差雑音除去回路のブロック図、第５
図は従来例の動作を示すタイムチャート、第６図は第４
図の中の差動アンプの負入力信号に対する周波数応答特
性を示す特性図でおる。 ｌＯ・・・・・・・に荷結合素子（ＣＣＤ）、１１・・
・・・・バッファ囲路、１２・・・・・・ディレィライ
ン、１３・・・・・・ゲート回路、１４・・・・・・駆
動回路％１５・・・・・・パルス発生回路、１６・・・
・・・エミッタフォロワ回路、２１・・・・・・リセッ
ト期間、２２・・・・・・フィードスルー期間。 ２３・・・・・・信号期間、４０・・・・・・差動アン
プ、３３・・・・・・浮遊容量。 代理人 弁理士 内 原 晋 茅 ｆ 閃 第 ２ 回 茅 ３１ＪＡ ＄ ４ 回
Claims (1)
- 【特許請求の範囲】 １）半導体基板上に形成された光電変換素子群、この光
電変換素子群で光源変換された信号電荷を転送する電荷
転送シフトレジスタ、転送された前記信号電荷を検出す
る浮遊拡散型の電荷検出部、この電荷検出部の電位変化
を出力する出力アンプ前記電荷検出部の電位を一定電位
にリセットするリセット部、および検出済みの前記信号
電荷を掃き出すリセットドレイン部を有する電荷結合素
子と、この電荷結合素子を駆動して一画素周期内に前記
信号電荷が前記電荷検出部に注入される第１の期間と前
記電荷検出部の前記信号電荷が前記リセットドレイン部
に掃き出される第２の期間と前記電荷検出部の電位が一
定電位にリセットされる第３の期間とに分割して出力信
号を得る駆動回路と、前記駆動回路の出力信号を入力と
するバッファ回路と、入力端子を前記バッファ回路の出
力端に接続し出力端子を接地したディレィラインと、こ
のディレィラインの前記入力端子に接続されたエミッタ
フォロワ回路と、このエミッタフォロワ回路の出力信号
の内前記バッファ回路の出力信号の前記第１の期間と前
記第３の期間との電位差を抜き出すゲート回路と、この
ゲート回路に制御パルスを印加するパルス発生器とを備
えることを特徴とする電荷結合素子の信号処理装置。 （２）ディレィラインはこのディレィラインの入力端子
にバッファ回路の出力信号の第１の期間と、前記ディレ
ィラインの前記入力端子から入力され接地された出力端
子で反転、反射されて再度前記入力端子にもどってきた
信号の第３の期間とが重なる様に遅延時間が設定された
特許請求の範囲第（１）項に記載の電荷結合素子の信号
処理装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034518A JPH01208975A (ja) | 1988-02-16 | 1988-02-16 | 電荷結合素子の信号処理装置 |
| EP89102587A EP0329104B1 (en) | 1988-02-16 | 1989-02-15 | Image signal processor with noise elimination circuit |
| DE68920452T DE68920452T2 (de) | 1988-02-16 | 1989-02-15 | Bildsignalprozessor mit einer Schaltung zur Unterdrückung des Rauschens. |
| US07/310,620 US4941052A (en) | 1988-02-16 | 1989-02-15 | Image signal processor with noise elimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63034518A JPH01208975A (ja) | 1988-02-16 | 1988-02-16 | 電荷結合素子の信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01208975A true JPH01208975A (ja) | 1989-08-22 |
Family
ID=12416485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63034518A Pending JPH01208975A (ja) | 1988-02-16 | 1988-02-16 | 電荷結合素子の信号処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4941052A (ja) |
| EP (1) | EP0329104B1 (ja) |
| JP (1) | JPH01208975A (ja) |
| DE (1) | DE68920452T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120978A (ja) * | 1989-10-03 | 1991-05-23 | Nec Corp | 電荷結合素子の信号処理装置 |
| JPH0879630A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 固体撮像装置 |
| US6288578B1 (en) | 1998-10-30 | 2001-09-11 | Nec Corporation | Signal processor for charge coupled device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0553544A1 (en) * | 1992-01-31 | 1993-08-04 | Matsushita Electric Industrial Co., Ltd. | Multiplexed noise suppression signal recovery for multiphase readout of charge coupled device arrays |
| US5467130A (en) * | 1994-10-28 | 1995-11-14 | Eastman Kodak Company | Ground driven delay line correlator |
| EP0987883A1 (en) * | 1998-09-15 | 2000-03-22 | Datalogic S.P.A. | Method and device for reducing the noise generated in a light sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292433A (ja) * | 1985-06-17 | 1986-12-23 | Fujitsu Ltd | 差分抽出回路 |
| JPS62260480A (ja) * | 1986-05-07 | 1987-11-12 | Nippon Hoso Kyokai <Nhk> | Ｃｃｄ読み出し方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4065788A (en) * | 1976-02-09 | 1977-12-27 | Mcdonnell Douglas Corporation | Realtime image processor |
| JPS57121374A (en) * | 1981-01-21 | 1982-07-28 | Hitachi Ltd | Solid image pickup device |
| US4473845A (en) * | 1983-01-24 | 1984-09-25 | Eastman Kodak Company | Method and apparatus for processing signals from a solid-state image sensor |
-
1988
- 1988-02-16 JP JP63034518A patent/JPH01208975A/ja active Pending
-
1989
- 1989-02-15 DE DE68920452T patent/DE68920452T2/de not_active Expired - Lifetime
- 1989-02-15 US US07/310,620 patent/US4941052A/en not_active Expired - Lifetime
- 1989-02-15 EP EP89102587A patent/EP0329104B1/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61292433A (ja) * | 1985-06-17 | 1986-12-23 | Fujitsu Ltd | 差分抽出回路 |
| JPS62260480A (ja) * | 1986-05-07 | 1987-11-12 | Nippon Hoso Kyokai <Nhk> | Ｃｃｄ読み出し方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120978A (ja) * | 1989-10-03 | 1991-05-23 | Nec Corp | 電荷結合素子の信号処理装置 |
| JPH0879630A (ja) * | 1994-08-31 | 1996-03-22 | Nec Corp | 固体撮像装置 |
| US5821998A (en) * | 1994-08-31 | 1998-10-13 | Nec Corporation | Method and apparatus for producing an image signal with an improved S/N ratio |
| US6288578B1 (en) | 1998-10-30 | 2001-09-11 | Nec Corporation | Signal processor for charge coupled device |
Also Published As
| Publication number | Publication date |
|---|---|
| US4941052A (en) | 1990-07-10 |
| EP0329104B1 (en) | 1995-01-11 |
| DE68920452D1 (de) | 1995-02-23 |
| EP0329104A2 (en) | 1989-08-23 |
| DE68920452T2 (de) | 1995-08-31 |
| EP0329104A3 (en) | 1991-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4287441A (en) | Correlated double sampling CCD video preprocessor-amplifier | |
| JPS58166821A (ja) | 信号処理装置 | |
| US4805025A (en) | Signal read-out apparatus for solid-state imager | |
| JPS6336595B2 (ja) | ||
| JPS62185471A (ja) | 固体撮像素子 | |
| US4719512A (en) | Noise cancelling image sensor | |
| JPH01208975A (ja) | 電荷結合素子の信号処理装置 | |
| JPS62189884A (ja) | 電荷転送装置の出力信号から情報信号成分を回復する装置 | |
| JPS6337996B2 (ja) | ||
| JP2891880B2 (ja) | 固体撮像装置 | |
| CN108496358B (zh) | 图像传感电路及其控制方法 | |
| US5467130A (en) | Ground driven delay line correlator | |
| US6055016A (en) | L-C low pass filter correlator | |
| US4412190A (en) | Apparatus for processing CCD output signals | |
| JP2522068B2 (ja) | 電荷結合素子の信号処理装置 | |
| JP3542636B2 (ja) | Ｃｃｄ信号読出し回路 | |
| JPH0693765B2 (ja) | 撮像装置 | |
| JPH04339477A (ja) | 電荷結合素子の雑音除去回路 | |
| JP2000138866A (ja) | 電荷結合素子の信号処理装置 | |
| JPH055226B2 (ja) | ||
| JPH099149A (ja) | Ｃｃｄ撮像信号処理回路 | |
| JP2522411B2 (ja) | 電荷結合素子の信号処理回路 | |
| JPH01191469A (ja) | 電荷結合装置 | |
| JPS58131866A (ja) | 固体擦像装置の信号処理回路 | |
| JPH0797843B2 (ja) | 固体撮像装置 |