JPH01209194A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH01209194A
JPH01209194A JP63034260A JP3426088A JPH01209194A JP H01209194 A JPH01209194 A JP H01209194A JP 63034260 A JP63034260 A JP 63034260A JP 3426088 A JP3426088 A JP 3426088A JP H01209194 A JPH01209194 A JP H01209194A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
circuit device
projection parts
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63034260A
Other languages
English (en)
Inventor
Tatsuo Kikuchi
菊池　立郎
Mitsuaki Uenishi
上西　光明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63034260A priority Critical patent/JPH01209194A/ja
Publication of JPH01209194A publication Critical patent/JPH01209194A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01308—Manufacture or treatment of die-attach connectors using permanent auxiliary members, e.g. using alignment marks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07311—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ＩＣカード等に用いられる集積回路装置に関
するものである。
従来の技術 近年は、マイクロコンピュータ、メモリ等の集積回路素
子をプラスチック製カードに搭載または２１＼−／′ 内蔵したいわゆるＩＣカードが実用に供されつつある。
このＩＣカードは、すでに多量に使用されている磁気ス
トライプカードに比して、記憶容量が大きく防犯性に優
れていることから、従来の磁気ストライプカードの用途
ばかシでなく身分証明書等多様な用途に使用することが
考えられている。
ところで、ＩＣカードは、塩化ビニル樹脂等のプラスチ
ックカードに、リーダー・ライター等の外部装置との接
続用端子を有する集積回路装置が搭載された構成であり
、この集積回路装置は、極めて薄型に構成することが必
要とされる。このため、従来の集積回路装置は、第３図
に示すように、フィルム状の絶縁基板３１に外部接続用
端子パターン３２、回路パターン３３およびスルーホー
ル３４等の配線導体を形成した薄型配線基板に、集積回
路素子３５をダイスポンディングし、集積回路素子３５
の入出力電極と回路パターン３３とをワイヤーボンディ
ング方式等によυ金属線３６で接続する。捷た樹脂封止
時の樹脂流れ止め用の封３・＼−７ 止枠３７を配線基板に接着して設け、エポキシ樹脂等の
封止材３８によシ封止している。（特開昭５５−５６６
４７号公報、特開昭５８−９２５９７号公報） 発明が解決しようとする課題 ＩＣカードに搭載される集積回路装置においては、薄型
化と同時に、高信頼性、高寸法精度さらに低コストであ
ることが求められている。しかしながら、前述したよう
な集積回路装置においては、用いられる配線基板が、絶
縁基板３１の両面に配線導体を形成しスルーホール３４
によって接続したスルーホール付両面配線基板であるの
で次のような問題を有している。（１）配線基板が高価
である。
（２）スルーホール形成はめっきにより行なうのでスル
ーホール形成時のめっき厚のバラツキが配線基板の総厚
のバラツキとなり、良好な厚さ寸法精度が得にくい。（
３）集積回路素子３５の樹脂封止時に、樹脂がスルーホ
ール３４より流出するので、流出防止のためスルーホー
ル３４を封口する手段が必要である。
一方、金属薄板を所望形状に加工したリードフレームを
用い、リードフレームの片方の一面を外部接続用端子と
し、他面に集積回路素子を搭載接続し、集積回路素子の
入出力電極とリードフレームの他方の面を金属線で電気
的に接続し、この接続部と集積回路素子とを封止樹脂で
覆った集積回路装置は、上記のような高精度な精密配線
基板を必要としないので、高寸法精度でかつ高能率に製
造できしかも安価な集積回路装置であるという長所があ
る。ところが、これにも集積回路装置の外形寸法や外部
接続用端子の寸法からの制約があシ、製造上多くの困難
な点がある。たとえば、集積回路素子の入出力電極とリ
ードフレームの接続部分との間に段差があるために、接
線用の金属線の長さおよびループの高さが大きく、小型
および薄型な集積回路装置が得にくく、またリードフレ
ーム上への集積回路素子の搭載接続に用いる接着剤のリ
ードフレームへの流れ出しによる金属線とリードフレー
ムとの接続不良等の問題がある。
本発明は、上記問題点に鑑みてなされたもので、５　・
　・ 高寸法精度でかつ高能率に製造でき、しかも製造上容易
で安価な薄型な集積回路装置を提供するものである。
課題を解決するだめの手段 上記課題を解決するために本発明の集積回路装置は、リ
ードフレームの一面の少なくとも一部を外部接続用端子
とし、他面に集積回路素子を搭載接続するとともに、外
部接続用端子の他面に凸部を設け、集積回路素子の入出
力電極と凸部とを電気的に接続し、この接続部と集積回
路素子とを封止樹脂で覆ったものである。
作用 本発明は、上記した構成によって、集積回路素子の入出
力電極とリードフレームとを電気的に接続する際に、リ
ードフレームの接続部分は凸部となっているので、集積
回路素子の入出力電極とリードフレームの接続部分との
段差は小さくなシ、接続用の金属線の長さおよびループ
の高さが小さくでき、小型で薄型な集積回路装置が得ら
れるとともに、集積回路素子の搭載接続時の接着剤のす
６へ一部 −ドフレームへの流れ出しによる金属線とリードフレー
ムとの接続不良が防止できるため、従来用いられていた
高価な配線基板を必要とせず、極めて安価で一般的なリ
ードフレームが使用できるので、高寸法精度でかつ高能
率に製造でき、しかも製造上容易で安価々集積回路装置
が得られることとなる。
実施例 以下、本発明の一実施例の集積回路装置について、図面
を参照しながら説明する。
第１図は本発明の実施例における集積回路装置の平面図
であり、説明のため封止樹脂は外形のみを図示している
。第２図は本発明の実施例における集積回路装置の縦断
面図であシ、第１図ｘ　−ｘ’線での縦断面図である。
第１図および第２図において、１１はリードフレーム、
１１ａはリードフレームの他面に形成した凸部、１２は
集積回路素子、１３は接着剤、１４は金属線、１５は封
止樹脂である。
本実施例の集積回路装置の構成について、その製造方法
とともに以下に詳細に説明する。
まず、板厚０．４０ｔｒｒｍの帯状の４２アロイ薄板を
片面からフォトエツチング加工を行なって直径１．０−
の複数個の凸部１１ａを形成し、凸部１１ａ以外の板厚
がおおよそ０．１５配となるよう金属薄板を作成し、こ
れを打抜加工を行なって所望形状にしたリードフレーム
１１を得た。次に、このリードフレーム１１に金メツキ
を施したのち、塗布厚約３０μｍの絶縁性接着剤１３を
介して厚さ０．２５ｎ＋＋ｎ、チップサイズ６ｍＸ７ｍ
ｍの集積回路素子１２をリードフレーム１１の凸部１１
ａ形成側にダイスボンディングして搭載接続した。この
時、接着剤１３は凸部１１ａの壁面で止められ、凸部１
１ａ上への接着剤１３の流れ出しは無かった。
続いて、金、アルミニウム、銅などの金属線１４を用い
て、集積回路素子１２の入出力電極１２＆と凸部１１ａ
とをワイヤーボンディング法で電気的に接続して第１図
および第２図の封止樹脂１５を除いた状態を得た。この
時、接続不良は無く、金属線１４のループ高さは集積回
路素子１２の入出力電極１２＆に対して０．１２　Ｍで
あった。続いて、トランスファ成形金型にリードフレー
ム１１の外部接続用端子となる一面１１ｂ（凸部１１ａ
形成面の反対面）を当接し、エポキシ樹脂等の樹脂を注
入成形して、集積回路素子１２、金属線１４および、外
部接続用端子となる一面１１ｂを除いたリードフレーム
１１全面をモールド保護するだめの封止樹脂１５を設け
、第２図に示す本実施例の完成状態を得た。完成した集
積回路装置の総厚は０．５８　ｒｒｍで外形寸法１０ｍ
Ｘ　１２ｍｍであった。
以上説明したように、本実施例は、リードフレーム１１
の集積回路素子１２の入出力電極１２＆との接続部分を
凸部１１１Ｌとしたので、接続用金ＡＭの長さおよびル
ープの高さが小さくできるとともに、接続部分への接着
剤の流れ出しがなく接続不良が防止でき、良好な薄型の
集積回路装置が得られた。第２図に示すように、本実施
例では、リードフレーム１１の一面１１ｂと封止樹脂１
５の下端面とは略同−面としている。これは、この集積
回路装置を使用したＸＣカードの携帯時および使用時の
外的力によってリードフレーム１１の突出や脱落等の問
題を生じることのないようにするためである。なお、第
２図では、リードフレーム１１の一面１１ｂを全面にわ
たって封止樹脂から露出させているが、−面１１ｂの外
部接続用端子となる部分のみを露出させてもよい。
なお、上記本実施例では、リードフレーム１１に凸部１
１１Ｌを設ける方法として、板厚のやや厚めの薄板を片
面からフォトエツチング加工して形成したが、機械加工
により形成してもよく、また、所定の厚さの薄板を用い
プレス加工等により塑性加工して凸部１１ａを設けても
よい。１だ、ＩＪ−ドフレーム１１とは別に金属片を作
成し、この金属片をはんだ付は等によりリードフレーム
１１にろう付けして凸部を形成してもよい。
発明の効果 以上のように本発明は、リードフレームの一面の少なく
とも一部を外部接続用端子とし、他面に集積回路素子を
搭載接続するとともに、この他面０　Ａ−７ に凸部を設け、集積回路素子の入出力電極と凸部とを電
気的に接続し、少なくともこの接続部、および集積回路
素子１２部分とを封止樹脂で覆うことにより、集積回路
素子の入出力電極とリードフレームとを電気的に接続す
る際に、リードフレームの接続部分は凸部となっている
ので、接続用の金属線の長さおよびループの高さが小さ
くでき、小型で薄型な集積回路装置が得られる。また集
積回路素子の搭載接続時の接着剤のリードフレームへの
流れ出しによる金属線とリードフレームとの接続不良が
防止できるため、従来用いられていた高価な配線基板を
必要とせず、極めて安価で一般的なリードフレームが使
用できるので、高寸法精度でかつ高能率に製造でき、し
かも製造上容易で安価な集積回路装置が得られ、工業的
価値は極めて犬である。
【図面の簡単な説明】
第１図は本発明の一実施例における集積回路装置の平面
図、第２図は本発明の一実施例における集積回路装置の
縦断面図、第３図は従来の集積回路装置の縦断面図であ
る。 １１・・・・・・リードフレーム、１１ａ・・・・凸部
、１１ｂ・・　−面、１２・・・・・・集積回路素子、
１２１Ｌ・・・・・・入出力電極、１３　・・・接着剤
、１４・・・・・・金属線、１５・・・・・封止樹脂。

Claims (2)

    【特許請求の範囲】
  1. （１）リードフレームの一面の少なくとも一部を外部接
    続用端子とするとともに、このリードフレームの他面上
    に集積回路素子を搭載し、前記リードフレームの他面に
    凸部を設け、前記集積回路素子の入出力電極と前記凸部
    とを電気的に接続し、少なくともこの接続部と前記集積
    回路素子とを封止樹脂で覆った集積回路装置。
  2. （２）封止樹脂は、リードフレーム他面全てを覆った特
    許請求の範囲第１項記載の集積回路装置。
JP63034260A 1988-02-17 1988-02-17 集積回路装置 Pending JPH01209194A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63034260A JPH01209194A (ja) 1988-02-17 1988-02-17 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63034260A JPH01209194A (ja) 1988-02-17 1988-02-17 集積回路装置

Publications (1)

Publication Number Publication Date
JPH01209194A true JPH01209194A (ja) 1989-08-22

Family

ID=12409205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63034260A Pending JPH01209194A (ja) 1988-02-17 1988-02-17 集積回路装置

Country Status (1)

Country Link
JP (1) JPH01209194A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290463A (ja) * 1990-12-03 1992-10-15 Motorola Inc 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ
EP1104910A1 (de) * 1999-11-02 2001-06-06 Infineon Technologies AG Chipkarte und Verfahren zu deren Herstellung
US6333212B1 (en) 1995-08-25 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04290463A (ja) * 1990-12-03 1992-10-15 Motorola Inc 分離型ヒートシンク・ボンディングパッドを有する半導体パッケージ
US6333212B1 (en) 1995-08-25 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
EP1104910A1 (de) * 1999-11-02 2001-06-06 Infineon Technologies AG Chipkarte und Verfahren zu deren Herstellung

Similar Documents

Publication Publication Date Title
US5122860A (en) Integrated circuit device and manufacturing method thereof
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
JPH11289024A (ja) 半導体装置及びその製造方法
KR920000076B1 (ko) 반도체장치
US5406119A (en) Lead frame
JPS6347265B2 (ja)
JP2981194B2 (ja) 半導体チップパッケージ
JP3148218B2 (ja) Ｉｃモジュール
JPH08148635A (ja) 半導体装置
JPH01208847A (ja) 集積回路装置
JP2798108B2 (ja) 混成集積回路装置
JPH01210394A (ja) 集積回路装置
JPH01210393A (ja) 集積回路装置
JPH0262297A (ja) 集積回路装置およびそれを用いたｉｃカード
CN109003956B (zh) 一种芯片封装结构及芯片封装结构阵列板
US6396132B1 (en) Semiconductor device with improved interconnections between the chip and the terminals, and process for its manufacture
JPH0793402B2 (ja) 半導体装置
JP2602834B2 (ja) 半導体装置
JPS58131656U (ja) Ｉｃカ−ド用電極回路基板
JPH0276798A (ja) 集積回路装置の製造方法
JP2006179512A (ja) メタル基材装置、ｉｃカードモジュールの製造方法及びｉｃカードモジュール体
JPH02293197A (ja) Ｉｃモジュール
JPH0262065A (ja) 集積回路装置およびそれを用いたｉｃカード
JPH01128889A (ja) 半導体ｉｃ装置
JPH0262294A (ja) 集積回路装置およびそれを用いたｉｃカード