JPH012113A - Ｉｃカ−ド接続可能な文書処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩＣカード接続可能な文書処理装置に関し、特
に本体に設けた揮発性メモリのデータの記憶保持（バッ
クアップ）に関するものである。

〔従来技術〕

一般に、電子タイプライタなどの文書処理装置では、人
力したデータを記憶するテキストメモリ、入力データを
印字処理する時のラインスペースや印字ピッチなどのフ
ォーマットデータを記憶する　　　゛フォーマットメモ
リなどの各種のメモリをその制御装置内に設けている。

又、このテキストメモリやフォーマットメモリなどはリ
フレッシュパルスの供給を必要としない揮発性メモリチ
ップであるスタティックＲＡＭで構成されている。

最近では、タイプライタの電源をオフしてもテキストメ
モリのテキストデータやフォーマットメモリのフォーマ
ット情報を記憶保持させるために、充電可能な２次電池
を内蔵している。

一方、最近普及しているＩＣカード特にＲＡＭ（ランダ
ム・アクセス・メモリ）を内蔵したメモリカードは小型
で安価であると共に比較的大きなメモリ容量を確保でき
るので、このメモリカードをタイプライタに接続し得る
ようにし、入力したデータをテキストメモリに代えてこ
のメモリカードに記憶保存するようにしたものもある。

このメモリカードには、１乃至複数のスタチックＲＡＭ
チップと大きな電力を有する１次電池（充電不可能）と
を内蔵しており、この１次電池によりメモリ（スタチッ
クＲＡＭ）に記憶したデータを記憶保持するようになっ
ている。

〔発明が解決しようとする問題点〕

前記ＩＣカー゛ド特にメモリカードを接続可能にしたタ
イプライタにおいて、本体に電源を投入している時には
２次電池は充電されているが、電源がオフされると充電
されないようになっている。

従って、長期間に亙って本体に電源が投入されないと、
スタチックＲＡＭは比較的消費電力が大きいので、電力
量の小さい２次電池によるデータの記憶保持時間が短く
なり、大切なデータが揮発してしまうという問題がある
。

そこで、２次電池に代えて１次電池を備えるようにする
と、データの記憶保持時間は延長されるが、この１次電
池を交換し得るための電池ケースなどを別途備えなけれ
ばならず、その分コスト高になると共にスペースを余分
に必要とするという問題が起きる。

〔発明の目的〕

本発明の目的は、ＩＣカードが接続された状態で本体の
電源がオフされると、ＩＣカードに内蔵した１次電池の
電力を本体の揮発性メモリに供給させるようにし、本体
のバックアップ電池によるデータ保持時間が増大し得る
ようなＩＣカード接続可能な文書処理装置を提供するこ
とにある。

〔問題点を解決するための手段〕

本発明に係るＩＣカード接続可能な文書処理装置は、入
力データなどを記憶する揮発性メモリと、本体の電源が
オフされた時に、揮発性メモリのデータを記憶保持させ
るためのバックアップ用電池とを備えると共に、ＩＣカ
ードが本体に接続された状態で本体の電源がオフされた
時に、ＩＣカードの１次電池の電力を揮発性メモリに供
給させるバックアップ回路を備えたものである。

〔作用〕

本発明に係るＩＣカード接続可能な文書処理装置におい
ては、文書処理装置本体に電源が投入されている時には
、その電源により揮発性メモリに記憶したデータが記憶
保持される。そして、本体の電源がオフされると、バッ
クアップ用電池により揮発性メモリに記憶したデータは
継続して記憶保持される。

又、文書処理装置はＩＣカードと接続可能に構成されて
いるので、ＩＣカードが本体に接続された状態で本体の
電源がオフされると、バックアップ回路はＩＣカードに
設けた１次電池の電力を本体の揮発性メモリに供給する
。

即ち、揮発性メモリに記憶したデータは本体のバックア
ップ用電池とＩＣカードの１次電池との両型力により記
憶保持される。その結果、揮発性メモリのデータを記憶
保持するためのバックアップ用電池の消費電力が低減さ
れる。

〔発明の効果〕

以上説明したように、本発明に係るＩＣカード接続可能
な文書処理装置によれば、文書処理装置の電源がオフさ
れるとバックアップ回路によりＩＣカードの１次電池の
電力が揮発性メモリに供給されるので、本体のバックア
ップ用電池の消費電力が低減する。

従って、簡単なバックアップ回路を設けるだけでバック
アップ用電池によるデータの記憶保持時間が増大し、大
切、なデータを揮発させることがない。更に、２次電池
を１次電池に代えることもないので１次電池を交換し得
るための電池ケースなどを別途備える必要がなく、コス
ト高になると共にスペースを余分に必要とすることもな
い。

〔実施例〕

以下、本発明の実施例を図面に基いて説明する。

本実施例は本発明を電子タイプライタに適用した場合の
ものである。

第１図に示すように、電子タイプライタｌの本体フレー
ム２の前部には、キーボード３が配置され、キーボード
３の後方で本体フレーム２には印字機構ＰＭが配設され
、キーボード３の後部には入力した文字や記号等を表示
する液晶ディスプにイア０が設けられ、本体フレーム２
の側部にはＲＡＭカード８０が着脱可能に接続されるよ
うになっている。

キーボード３には、アルファベットキーや数字キー及び
記号キーを含む文字キー１０、リターンキー１１や各種
機能キーが通常のタイプライタと同様に設けられている
。

印字機構ＰＭには、少な（とも、印字用紙を紙送りする
プラテン２０とそれを駆動するモータとその駆動回路、
プラテン２０と平行なガイド２１に支持されたキャリッ
ジ２２とそれを左右方向へ往復駆動するモータとその駆
動回路、ホイールカセット２３に収容された活字ホイー
ル２４とそれを駆動するモータとその駆動回路、リボン
カセット２５に収納された印字リボン２６とそれを巻取
るモータとその駆動回路、活字ホイール２４の活字２７
を打撃する印字ハンマとそれを駆動するソレノイド２８
とその駆動回路などが設けられており、この印字機構Ｐ
Ｍは通常の電子タイプライタの印字機構と同様のもので
ある。

次に、電子タイプライタの制御系の全体構成について第
２図のブロック図に基いて説明する。

電子タイプライク１は基本的にはキーボード３、印字機
構ＰＭ、表示機構り及び制１１ＴＪ装置Ｃ等で構成され
、キーボード３、印字機構ＰＭ、表示機構りはデータバ
ス等を介して制御装置ＣのＣＰｔＪ（中央演算装置）３
０に接続されている。

制御装置Ｃは、アナログボートＡ　Ｎ　＋及びＡＮ２を
備えたＣＰＵ３０と、そのＣＰＵ３０にデータバス等を
介して接続されたＲＯＭ　（リード・オンリ・メモリ）
４０及びＲＡＭ　（ランダム・アクセス・メモリ）５０
とから構成されている。

ＲＯＭ４０のプログラムメモリ４１には、キーボード３
の各文字キー１０や各種機能キーから入力されるコード
データに対応させて印字機構ＰＭや表示機構りを制御す
る制御プログラム、ＣＰＵ３０のアナログボートＡＮ、
　　・Ａ　Ｎ　２に印加される電圧レベルを読込むため
のプログラム、ＲＡＭ５０の各メモリに記憶しているデ
ータ内容をクリアする消去プログラム及び後述の記憶デ
ータの信頼性をチエツクする記憶データ信頼性チエツク
制御の制御プログラムなどが記憶されている。

又、ＲＯＭ４０のチエツクサムデータメモリ４２には、
ＲＡＭ５０の各種メモリに記憶されているデータの信頼
性を検査するために複数の特殊なコードデータで構成さ
れたチエツクサムデータが記憶されている。

ＲＡ　Ｍ　５０には、印字位置と対応させて絶対原点か
らのキャリッジ２２（印字ヘッド）の現在位置を順次更
新して記憶する現在位置メモリと、キーボード３から入
力されたデータを一時的に記憶するキーバッファと、キ
ーバッファから順次転送されるデータを印字位置と対応
させて順々に約５００文字記憶するラインバッファ５１
と印字機構ＰＭに印字動作させるために、ラインバッフ
ァ５１からのデータの転送を受けてそのデータを記憶す
るプリントバッファと、入力データをファイルデータと
して記憶するテキストメモリ５２と、ＣＰＵ３０で演算
処理した結果を一時的に記憶する各種メモリ等に加えて
、ＲＯＭ４０のチエツクサムデータメモリ４２に記憶さ
れているチエツクサムデータと同一のチエツクサムデー
タが記憶されているチエツクサムデータ用メモリ５３な
どが設けられている。尚、少なくともラインバ・ンファ
５１と、テキストメモリ５２と、チエツクサムデータ用
メモリ５３とは揮発性メモリであるスタチックＲＡＭで
構成され、内蔵した２次電池Ｅ１によりバックアップさ
れており、電源スィッチが切られても常にその記憶内容
が保持されている。

ＣＰＵ３０は、制御プログラムに基いて、各文字キー１
０から入力され、プリントバッファに記憶されたデータ
に対応する文字・記号を印字機構ＰＭに印字させる。こ
の時、印字データは印字位置と対応させてラインバッフ
ァ５１に順次記憶されている。又、ＣＰＵ３０は、メモ
リモードの時、１印字行分の入力データをラインバッフ
ァ５１に記憶させると共にデイスプレィ７０に表示させ
、リターンキー１１の操作に応じてその１行分のデータ
をテキストメモリ５２に記憶させる。

表示機構りは、液晶表示器からなるデイスプレィ７０と
デイスプレィ７０に駆動信号を出力するデイスプレィコ
ントローラ７１とを備えた一般的な構成のものである。

ＲＡＭカード８０はデータバス等を介して制御装置Ｃの
ＣＰＵ３０に着脱可能に接続されており、ＲＡＭ５０の
テキストメモリ５２と同様に入力データをファイルデー
タとして記憶できるように構成されている。

次に、タイプライタ１にＲＡＭカード８０が接続された
状態でタイプライタ１の電源をオフすると、ＲＡＭカー
ド８０に内蔵したリチウム電池Ｅ２の電力をＲＡＭ５０
の揮発性メモリに供給するバックアップ回路９０につい
て、第３図に基いて説明する。

図示外の電源から供給される＋５■ライン（定電圧ライ
ン）に接続されている端子８１はスイッチング用のＰＮ
Ｐ型トランジスタＴＲ，のエミッタと抵抗Ｒ２とに接続
され、アースに接続された端子８２はスイッチング用の
ＮＰＮ型トランジスタＴＲ，のエミッタと抵抗Ｒ３とに
接続されている。抵抗Ｒ２と抵抗Ｒ１とは接続線で接続
され、抵抗Ｒ２と抵抗Ｒ３とで分圧抵抗が構成され、ト
ランジスタ］”Ｒ２のベースはその分圧抵抗の分圧点に
接続されている。更に、トランジスタＴＲ２のコレクタ
は抵抗Ｒ，を介してトランジスタＴＲ８のベースに接続
されている。

トランジスタＴＲ，のコレクタと端子８２間には抵抗Ｒ
４とＲＡＭ５０の各メモリ５１〜５３のデータをバック
アップするための２次電池Ｅ、とが直列に介設されてお
り、２次電池Ｅ１のプラス端子と端子８２間には３Ｖ用
のツェナーダイオード（定電圧ダイオード）ＤＩが介設
されている。

又、ＲＡＭ５０の端子ＶｃｃはダイオードＤ２を介して
トランジスタＴＲ，のコレクタに接続され、ＲＡＭ５０
の端子ＧＮＤは端子８２に接続されている。２次電池Ｅ
、のプラス端子はＣＰＵ３０のアナログポー）ＡＮ、に
接続されている。尚、ダイオードＤ２はＲＡＭカード８
０を接続した時に、リチウム電池Ｅ２から２次電池Ｅ１
への電流の流入を防止するために設けられている。

一方、ＲＡＭカード８０は、少なくとも入力データを記
憶するＲＡＭ８３と、ＲＡＭ８３に記憶保持されたデー
タをバックアップするリチウム電池（１次電池）Ｅ２と
、リチウム電池Ｅ２への電流の流入を防止するダイオー
ドＤ３とを備えており、ＲＡＭ８３の端子ＶｃｃはＲＡ
Ｍ５０の端子Ｖｃｃに接続され、端子ＧＮＤは端子８２
に接続される。

前記ＲＡＭ８３の端子Ｖｃｃと端子ＧＮＤ間にはダイオ
ードＤ３とリチウム電池Ｅ２とが直列に介設されており
、リチウム電池Ｅ２のプラス端子はＣＰＵ３０のアナロ
グボートＡＮ２に接続されている。このＲＡＭ８３の所
定の領域には、ＲＯＭ４０のチエツクサムデータメモリ
４２に記憶されているチエツクサムデータと同一のチエ
ツクサムデータが記憶されている。

ＲＡＭカード８０がタイプライタ１に接続されると、Ｒ
ＡＭ８３の端子ＧＮＤがＣＰＵ３０のボートＰＡＬに接
続されるようになっており、このポー３ＰＡ１はプルア
ップ抵抗Ｒ５を介して＋５Ｖ電源に接続されている。

尚、ＲＡＭ５０の各メモリ５１〜５３に記憶されたデー
タの信転性が保証される２次電池Ｅ１の電圧レベルは１
．５Ｖ以上（以下、保証電圧という）である。

次に、タイプライタ１にＲＡＭカード８０を装着した状
態で電源スィッチを投入した時のＲＡＭ５０の各メモリ
５１〜５３のデータを記憶する場合の作用について、第
３図に基いて説明する。

タイプライタ１に電源が投入されると、抵抗Ｒ２と抵抗
Ｒ３との分圧点に印加される電圧によりトランジスタＴ
Ｒ２のベース電流が流れてトランジスタＴ　Ｒ２が導通
する。これにより、トランジスタＴＲ，のベース電流が
流れてトランジスタＴＲ１が導通し、＋５ｖがＲＡＭ５
０のＶｃｃ端子にダイオードＤ２を介して印加され、Ｒ
ＡＭ５０の各メモリ５１〜５３のデータが記憶保持され
る。

この時、ＣＰＵ３０のアナログボートＡ　Ｎ　＋には２
次電池Ｅ２の電圧が印加され、ポー！−Ｐ　Ａ　１には
ｒｌ、Ｊレベル信号が供給される。

一方、ＲＡＭカード８０のＲＡＭ８３の端子■ＣＣには
ダイオードＤ３を介して＋５Ｖラインから５■が印加さ
れて、ＲＡＭ８３のデータが記憶保持される。この時、
ＣＰＵ３０のアナログポートＡＮ２にはリチウム電池Ｅ
２の電圧が印加される。尚、２次電池Ｅ、は、電源ＯＮ
中に＋５Ｖ電源で充電される。

次に、タイプライタ１にＲＡＭカード８０が装着された
状態でタイプライタ１の電源が遮断された時のＲＡＭ５
０の各メモリ５１〜５３のデータを記憶する場合の作用
について説明する。

タイプライタ１の電源がオフされると、トランジスタＴ
　Ｒｚがオフされるのに伴ってトランジスタＴ　Ｒ＋　
もオフされる。その結果、２次電池Ｅ。

の電圧がダイオードＤ２を介してＲＡＭ５０の端子Ｖｃ
ｃに印加されるので、ＲＡＭ５０の各メモリ５１〜５３
のデータは夫々継続して記憶保持される。更に、ＲＡＭ
カード８０の大容量を有するリチウム電池Ｅ２の電圧も
ＲＡＭ５０の端子ＶｃＣに印加される。

即ち、小容量の２次電池Ｅ１と大容量のリチウム電池Ｅ
２とで協働してＲＡＭ５０の各データをバックアップす
ることになり、２次電池Ｅ、がＲＡＭ５０をバックアッ
プするのに消費する電力はＲＡＭカード８０を接続して
いない時に比べて低電力消費となるので、２次電池Ｅ、
のデータ保持時間を増大させることができる。

尚、ＲＡＭカード８０がタイプライタ１に装着されてい
ない時に、ＣＰＵ３０のボートＩ）　Ａ　１には＋５■
のｒｌ（Ｊレベル信号が供給される。

次に、タイプライタの制御装置Ｃで行われる記憶データ
の信頼性をチエツクする記憶データ信頼性チエツク制御
のフローチャートについて、第４図に基いて説明する。

タイプライタに電源が投入されると、この制御が開始さ
れ、ステップＳｌ（以下、単にＳｌで表わし、他のステ
ップについても同様に扱う）へ移行し、初期設定が実行
されてＳ２へ移行する。

Ｓ２において、アナログポートＡＮＩに印加される電圧
レベルに基いて、ポート電圧が１，５■以上か否かが判
定され、１．５■以上の時つまり２次電池Ｅｌが保証電
圧以上の時にはＳ３へ移行する。又、Ｓ２でＮｏと判定
された時つまり２次電池Ｅ１が保証電圧より低い時には
Ｓ６へ移行する。

Ｓ３では、ＲＡＭ５０のチエツクサムデータ用メモリ５
３に記憶されたチエツクサムデータとチエツクサムデー
タメモリ４２に記憶されたチエツクサムデータとが各コ
ード毎に照合され、チエツクサムデータ用メモリ５３に
記憶されたチエツクサムデータが正しいか否かが判定さ
れ、正しい時には通常のタイプライタとしての機能処理
、つまりデータの入力処理や人力データの印字処理或い
は入力データの記憶処理等が実行される。

Ｓ３でＮｏと判定された時、つまりチエツクサムデータ
用メモリ５３のチエツクサムデータとチエツクサムデー
タメモリ４２のチエツクサムデータとが一致しない時に
はＳ４へ移行する。Ｓ４では、タイプライタ１側のＲＡ
Ｍ５０の各メモリ５１〜５３に記憶保持されているデー
タ内容に信頼性がないので、各メモリ５１〜５３のデー
タがクリアされる。Ｓ６にて、チエツクサムデータメモ
リ４２に記憶しているチエツクサムデータがチエツクサ
ムデータ用メモリ５３に記憶されて、通常のタイプライ
タとしての機能処理が実行される。

Ｓ２でＮｏと判定された時にはＳ６へ移行する。

Ｓ６では、ＣＰＵ３０のボートＰＡＬに供給される信号
レベルに基いて、ボートＰＡＬは「Ｌ」レベル信号か否
かが判定され、ＹｅｓＯ時つまりＲＡＭカード８０がタ
イプライタ１に接続れさている時にはＳ７へ移行する。

Ｓ７にて、アナログポーＩ−ＡＮ２に印加される電圧レ
ベルに基いて、ポート電圧が１．５■以上か否かが判定
され、１゜５■以上の時つまりリチウム電池Ｅ２が保証
電圧以上の時にはＳ８へ移行する。Ｓ８にて、ＲＡＭカ
ード８０のＲＡＭ８３に記憶されたチエツクサムデータ
とチエツクサムデータメモリ４２に記憶されたチエツク
サムデータとが各コード毎に照合され、このチエツクサ
ムデータが正しいか否かが判定され、正しい時にはＳ３
へ移行する。Ｓ８でＮｏと判定されＲＡＭ８３のチエツ
クサムデータが正しくない時にはＳ９へ移行する。

Ｓ７でＮｏと判定された時つまりリチウム電池Ｅ２が保
証電圧より低い時にもＳ９へ移行する。

Ｓ９では、ＲＡＭカード８０側のＲＡＭ８３に記憶保持
されているデータ内容に信頼性がないので、このデータ
がクリアされる。Ｓ１０にて、チエツクサムデータメモ
リ４２に記憶しているチエツクサムデータがＲＡＭ８３
の所定の領域に記憶されて、Ｓ４へ移行する。

尚、Ｓ６でＮｏと判定された時つまりＲＡＭカード８０
がタイプライタ１に接続されていない時にはＳ４へ移行
する。

以上説明したように、タイプライタ１にＲＡＭカード８
０が装着された状態でタイプライタ１の電源がオフされ
た時には、小容量の２次電池Ｅ。

と大容量のリチウム電池Ｅ２とで協働してＲＡＭ５０の
各メモリ５１〜５３のデータが記憶保持されるので、２
次電池ＥＩがＲＡＭ５０の各データをバックアップする
時の消費電力はＲＡＭカード８０を接続していない時に
比べて低電力消費となるので、・２次電池Ｅ１のデータ
保持時間を増大させることかできる。

又、各アナログボートＡＮ、　　・Ａ　Ｎ　ｚに印加さ
れるボート電圧及びチエツクサムデータ用メモリ５３に
記憶されたチエツクサムデータの内容により、ＲＡＭ５
０の各メモリ５１〜５３に記憶保持されたデータの信頼
性が確認できる。

尚、上記実施例では、ＲＡＭカード８０を装着し得るタ
イプライタ１について説明したが、本発明は他のＩＣカ
ードを装着し得るタイプライタやワードプロセッサにも
同様に適用し得ることは勿論である。

【図面の簡単な説明】

第１回はタイプライタの斜視図、第２図はタイプライタ
の制御系のブロック図、第３図はＲＡＭカードをタイプ
ライタに装着した時のバックアップ回路図、第４図は記
憶データ信頼性チエツク制御のルーチンのフローチャー
トである。 ３０・・ＣＰＵ、　　　４０・・ＲＯＭ、　　５０・・
ＲＡＭ、　　　５１　・・ラインバッファ、　　５２・
・テキストメモリ、　　８０・・ＲＡＭカード、９０・
・バックアップ回路、　Ｃ・・制御装置、Ｅ、・・２次
電池、　Ｅ２　・・リチウム電池。

Claims (1)

【特許請求の範囲】
1. （１）入力データなどを記憶する揮発性メモリと、本体
   の電源がオフされた時に、揮発性メモリのデータを記憶
   保持させるためのバックアップ用電池とを備え、ＩＣカ
   ードと接続可能に構成された文書処理装置において、 ＩＣカードが本体に接続された状態で本体の電源がオフ
   された時に、ＩＣカードの１次電池の電力を前記揮発性
   メモリに供給させるバックアップ回路を備えたことを特
   徴とするＩＣカード接続可能な文書処理装置。