JPH01211972A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、不純物
がドープされた多結晶シリコン（Ｓｉ）膜からの不純物
拡散により半導体領域を形成する工程を含む半導体装置
の製造に適用して好適なものである。

〔発明の概要〕

本発明による半導体装置の製造方法は、半導体基体上に
開口を有する絶縁膜を形成し、不純物がドープされ、か
つ上記開口の径の１／２以下の膜厚の第１の多結晶シリ
コン膜を少なくとも上記開口の内部に形成する工程と、
熱処理を行うことにより上記第１の多結晶シリコン膜中
の上記不純物を上記半導体基体中に拡散させて半導体領
域を形成する工程と、上記開口を第２の多結晶シリコン
膜で埋めることによりほぼ平坦な表面を形成する工程と
、上記第２の多結晶シリコン膜の上に反応抑止膜及び配
線を形成する工程とを有する。これによって、多結晶シ
リコン膜からの不純物拡散により形成される半導体領域
の接合深さの制御性の向上を図ることができるとともに
、絶縁膜の開口における反応抑止膜及び配線のカバレッ
ジが悪いことに起因する問題を解消することができる。

〔従来の技術〕

従来より、バイポーラＬＳＩを構成する素子としてのバ
イポーラトランジスタの高速化、高集積化を図るための
種々の試みがなされてきた。その結果、不純物がドープ
された多結晶Ｓｉ膜からの不純物拡散を用いてエミッタ
領域を形成することにより素子の微細化、寄生容量の低
減等を図ったバイポーラトランジスタの製造方法が開発
されている。

この不純物がドープされた多結晶Ｓｉ膜からの不純物拡
散を用いた製造方法によれば、次のようにしてバイポー
ラトランジスタを製造する。すなわち、第８図に示すよ
うに、まず例えばｎ−型のシリコン（Ｓｉ）エピタキシ
ャル層１０１中にｐ型の真性ベース領域１０２を形成し
た後、このエピタキシャル層１０１の上に絶縁膜１０３
を形成する。

次に、この絶縁膜１０３に開口１０３ａを形成した後、
ｎ型不純物が高濃度にドープされた多結晶Ｓｉ膜１０４
を形成する。次に、熱処理を行うことによりこの多結晶
Ｓｔ膜１０４中のｎ型不純物を上記真性ベース領域１０
２中に拡散させてｎ°型のエミッタ領域１０５を形成す
る。次に、上記多結晶Ｓｉ膜１０４の上にバリアメタル
膜１０６及び例えばアルミニウム（ＡＩ）の配線１０７
を形成する。

このバリアメタル膜１０６は、高速化を目的としてエミ
ッタ領域１０５の接合深さＸｊａが浅くなってきている
ため、上記多結晶Ｓｉ膜１０４とＡ１配線１０７との反
応を抑止するために必須のものと考えられる。

近年、微細化の進展により１μｍ以下のエミツタ幅ＷＥ
が実現されるようになり、これに伴い上記絶縁膜１０３
の開口１０３ａのアスペクト比が非常に大きくなってき
た。この結果、上記開口１０３ａにおけるバリアメタル
膜１０６及び配線１０７のカバレッジは悪い。この配線
１０７のカバレッジが悪いことは、エレクトロマイグレ
ーションに対する信頼性不良につながる。また、バリア
メタル膜１０６のカバレッジが悪いことは、配線１０７
の形成後に行われるシンター等の熱処理時にこのバリア
メタル膜１０６の破れ等が生じる原因となるため、この
バリアメタル膜１０６を通してのエミッタ領域１０５側
へのＡＩの侵入によるトランジスタの直流電流増幅率ｈ
ＦＥの低下や、エミッターベース接合の特性不良等につ
ながる。

特開昭６２−７３７１１号公報には、上述のような問題
の解決を目的として次のようなバイポーラトランジスタ
の製造方法が提案されている。すなわち、この方法によ
れば、第８図に示すように絶縁膜１０３に開口１０３ａ
を形成した後、全面に厚い多結晶Ｓｉ膜を形成する。次
に、この多結晶Ｓｉ膜を反応性イオンエツチング（ＲＩ
　Ｅ）によりエッチバックして上記開口１０３ａの内部
を上記絶縁膜１０３の膜厚と同じ高さまで多結晶Ｓｉ膜
で埋める。次に、この多結晶Ｓｉ膜にヒ素（Ａｓ）をイ
オン注入した後、熱処理を行うことによりこの多結晶Ｓ
ｔ腹膜中Ａｓを真性ベース領域１０２中に拡散させてエ
ミッタ領域１０５を形成する。

〔発明が解決しようとする問題点〕

しかしながら、特開昭６２−７３７１１号公報で提案さ
れている上述の製造方法を用いた場合には、ＲＩＨによ
るエツチングの精度があまり良好でないため、絶縁膜１
０３の開口１０３ａに埋め込まれた多結晶Ｓｉ膜の膜厚
のばらつきは避けられない、従って、この多結晶Ｓｉ膜
にドープされた不純物を拡散させることにより形成され
るエミッタ領域１０５の接合深さＸｊａの制御性は良好
ではないという問題があった。

従って本発明の目的は、不純物がドープされた多結晶Ｓ
ｉ膜からの不純物拡散により形成される半導体領域の接
合深さの制御性の向上を図ることができる半導体装置の
製造方法を提供することにある。

本発明の他の目的は、絶縁膜の開口における反応抑止膜
及び配線のカバレッジが悪いことに起因する問題を解消
することができる半導体装置の製造方法を提供すること
にある。

〔問題点を解決するための手段〕

本発明は、半導体基体（１）上に開口（３ａ）を有する
絶縁膜（３）を形成し、不純物がドープされ、かつ開口
（３ａ）の径の１／２以下の膜厚の第１の多結晶シリコ
ン膜（４）を少なくとも開口（３ａ）の内部に形成する
工程と、熱処理を行うことにより第１の多結晶シリコン
膜（４）中の不純物を半導体基体（１）中に拡散させて
半導体領域（５）を形成する工程と、開口（３ａ）を第
２の多結晶シリコン膜（６）で埋めることによりほぼ平
坦な表面を形成する工程と、第２の多結晶シリコン膜（
６）の上に反応抑止膜（７）及び配線（８）を形成する
工程とを有する半導体装置の製造方法である。

〔作用〕

上記した手段によれば、不純物拡散源となる第１の多結
晶シリコン膜は膜厚の制御性が良好なＣＶＤ法等の膜形
成技術により形成することができるので、この第１の多
結晶シリコン膜からの不純物拡散により形成される半導
体領域の接合深さの制御性の向上を図ることができる。

また、絶縁膜の開口を第２の多結晶シリコン膜で埋める
ことにより形成される平坦な表面に反応抑止膜及び配線
を形成しているので、この開口におけるこれらの反応抑
止膜及び配線のカバレッジは良好であり、従ってこのカ
バレッジが悪いことに起因する問題を解消することがで
きる。

〔実施例〕

以下、本発明の実施例について図面を参照しながら説明
する。

裏庭皿上 第１図〜第５図は本発明の実施例■によるバイポーラＬ
ＳＩの製造方法を工程順に示す断面図である。

この実施例Ｉにおいては、第１図に示すように、まず図
示省略した半導体基板上に形成された例えばｎ−型のＳ
ｉエピタキシャル層１中にイオン注入等により例えばｐ
型の真性ベース領域２を形成した後、このＳｔエピタキ
シャル層１の上に例えばＣＶＤ法により例えば膜厚が２
０００〜７０００人程度のＳｉ０ｇ変型ような絶縁膜３
を形成する。次に、この絶縁膜３の所定部分をエツチン
グ除去して開口３ａを形成した後、この間口３ａの径の
１／２以下の膜厚の真性（ｉ型）多結晶Ｓｉ膜４を例え
ばＣＶＤ法により全面に形成する。具体的には、上記開
口３ａの径は例えば１．２μｍ程度であり、上記多結晶
Ｓｉ膜４の膜厚は例えば５００〜２０００人程度である
。変型後、この多結晶Ｓｉ膜４にｎ型不純物として例え
ばＡｓを高濃度にイオン注入してｎ゛型化る。なお、こ
の多結晶Ｓｉ膜４にＡｓをドープする方法としては、例
えばこの多結晶Ｓｉ膜４の上にヒ素シリケートガラス（
ＡｓＳＧ）膜を形成した後、このＡｓ５Ｇ膜中のＡｓを
上記多結晶Ｓｉ膜４に拡散させる方法を用いてもよい。

次に、熱処理を行うことにより上記多結晶Ｓｔ膜膜中中
Ａｓをこの多結晶Ｓｉ膜４が接している上記真性ベース
領域２中に拡散させて、第２図に示すように、上記開口
３ａに対して自己整合的に例えばｎ゛型のエミッタ領域
５を形成する。このエミッタ領域５と、上記真性ベース
領域２と、上記Ｓｔエピタキシャル層１から成るコレク
タ領域とによりｎｐｎ型バイポーラトランジスタが構成
される。

次に第３図に示すように、十分に厚い多結晶Ｓｉ膜６を
例えばＣＶＤ法により全面に形成する。絶縁膜３上にお
けるこの多結晶Ｓｉ膜６の膜厚は例えば１〜２μｍ程度
である。

次に、例えばＲＩＥにより上記絶縁膜３の表面が露出す
るまで上記多結晶Ｓｉ膜６．４をエッチバックする。こ
れによって、第４図に示すように、絶縁膜３の開口３ａ
をこの絶縁膜３と同じ高さの多結晶Ｓｉ膜６．４により
埋めて、平坦な表面を形成する。

この後、第５図に示すように、この多結晶Ｓｉ膜６．４
の平坦な表面にバリアメタル膜７及び例えばＡＩの配線
８を形成して、目的とするバイポーラＬＳＩを完成させ
る。このバリアメタル膜７により配線８と多結晶Ｓｉ膜
６．４との反応が抑止される。このバリアメタル膜７と
しては、例えば膜厚が１０００人程度０窒化チタン（Ｔ
ｉ　Ｎ　）膜や膜厚が３０００人程度０チタンタングス
テン（ＴｉＷ）膜を用いることができる。

この実施例■によれば次のような種々の利点がある。す
なわち、エミッタ領域５を形成するために用いている多
結晶Ｓｉ膜４は膜厚の制御性が良好なＣＶＤ法等の膜形
成技術により形成することができるので、この多結晶Ｓ
ｉ膜４からの不純物拡散により形成されるエミッタ領域
５の接合深さＸ、。

の制御性の向上を図ることができる。また、バリアメタ
ル膜７及び配線８は絶縁膜３の開口３ａを多結晶Ｓｉ膜
６で埋めることにより形成された平坦な表面の上に形成
しているので、この間口３ａにおけるこれらのバリアメ
タル膜７及び配線８のカバレッジは良好である。このバ
リアメタル膜７のカバレッジが良好であることから、配
線８の形成後に行われるシンター等の熱処理時にこのバ
リアメタル膜７の破れ等が生じるおそれがなくなり、従
ってこのバリアメタル膜７を通しての配線８からエミッ
タ領域５側へのＡＩの侵入を防止することができる。こ
れによって、このＡＩの侵入に起因するｈＦＥの低下や
エミッターベース接合の特性のばらつき、不良等を防止
することができる。また、配線８のカバレッジが良好で
あることから、エレクトロマイグレーションに対する信
鎖性の向上を図ることができる。すなわち、開口３ａに
おけるバリアメタル膜７及び配線８のカバレッジが悪い
ことに起因して生じた従来の問題を解消することができ
る。

実施例ｌ 第６図は本発明の実施例ＨによるバイポーラＬＳＩの製
造方法を説明するための断面図である。

この実施例■においては、第６図に示すように、まず例
えばｐ型Ｓｉ基板のような半導体基板９中に例えばｎ゛
型の埋め込み層１０及び例えばＰ゛型のチャネルストッ
パ領域１１を形成した後、この半導体基板９の上に例え
ばｎ−型のＳｉエピタキシャル層１を形成する。次に、
このＳｉエピタキシャル層１の表面を選択的に熱酸化す
ることにより例えばＳｉＯ□膜のようなフィールド絶縁
膜１２を形成して素子間分離及び素子内分離を行う。次
に、エピタキシャル層１の所定部分に例えばリン（Ｐ）
を選択的にイオン注入した後、熱処理を行うことにより
このＰを拡散させて例えばｎ＋型のコレクタ取り出し領
域１３を形成する。

次に、全面に例えば多結晶Ｓｉ膜を形成した後、この多
結晶Ｓｉ膜に例えばホウ素（Ｂ）のようなｐ型不純物を
イオン注入等により高濃度にドープしてｐ゛型化た後、
このｐ゛型型詰結晶Ｓｉ膜例えば四角形状にパターンニ
ングする。次に、全面に例えばＳｉＯ□膜のような絶縁
膜を形成する。次に、これらの絶縁膜及びｐ１型多結晶
Ｓｔ膜の所定部分をエツチング除去してベース引き出し
電極１４及びこのベース引き出し電極１４を覆う絶縁膜
を形成する。次に、このベース引き出し電極１４に形成
された開口１４ａを通じて上記エピタキシャル層１中に
例えばＢのようなＰ型不純物をイオン注入することによ
り例えばｐ型の真性ベース領域２を形成した後、熱処理
を行うことによりこの注入不純物を電気的に活性化する
。この熱処理の際には、上記ベース引き出し電極１４を
構成するｐ゛型多結晶Ｓｔ膜からｐ型不純物が上記エピ
タキシャル層ｌ中に拡散される。これによって、例えば
ｐ°型のグラフトベース領域１５が上記真性ベース領域
２に連なって形成される。次に、全面に例えばＳｉ０ｇ
膜のような絶縁膜を形成した後、この絶縁膜を例えばＲ
ＩＥで異方性エツチングすることにより上記ベース引き
出し電極１４の開口１４ａの側面に絶縁物から成る側壁
（サイドウオール）を形成する。これによって、径が極
めて微細な開口３ａを有する絶縁膜３が形成される。

次に、実施例■と同様にしてこの絶縁膜３の開口３ａの
内部にｎ型不純物がドープされた多結晶Ｓｉ膜４を形成
した後、熱処理を行うことによりこの多結晶Ｓｉ膜４か
ら上記真性ベース領域２中にｎ型不純物を拡散させてエ
ミッタ領域５をこの開口３ａに対して自己整合的に形成
する。次に、この間口３ａを多結晶Ｓｉ膜６で埋めて平
坦な表面を形成する。次に、上記絶縁膜３の所定部分を
エツチング除去して開口３ｂ、３ｃを形成する。次に、
全面にバリアメタル膜を形成し、さらにこのバリアメタ
ル膜の上に例えばＡＩ膜を形成した後、これらのＡ１膜
及びバリアメタル膜をエツチングにより順次パターンニ
ングして所定形状のバリアメタル膜７ａ〜７ｃ及び配線
８ａ〜８ｃを形成する。これによって、目的とするバイ
ポーラＬＳＩが完成される。

この実施例Ｈによれば、実施例１と同様に、多結晶Ｓｉ
膜４からの不純物拡散によりエミッタ領域５を形成し、
また開口３ａを多結晶Ｓｉ膜６で埋めることにより形成
された平坦な表面の上にバリアメタル膜７ａ及び配線８
ａを形成しているので、エミッタ領域５の接合深さｘｊ
ｌの制御性の向上を図ることができるとともに、開口３
ａにおけるバリアメタル膜７ａ及び配線８ａのカバレッ
ジが良好であるためｈｒｔの低下やエミッターベース接
合の特性不良等の従来の問題を解消することができる。

さらに、開口３ａの径を例えば１μｍ以下に微細化する
ことができるため、１μｍ以下の微細なエミツタ幅Ｗｔ
を実現することができる。

以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定される。ものではなく、本発
明の技術的思想に基づく各種の変形が可能である。

例えば、上述の実施例■、■において、不純物をドープ
した多結晶Ｓｉ膜４を形成後、この多結晶Ｓｉ膜４をエ
ツチングによりパターンニングして開口３ａの部分のみ
残し、その後この開口３ａの部分に残された多結晶Ｓｉ
膜４の上に多結晶Ｓｉ膜を選択成長させることによりこ
の間口３ａを埋めることも可能である。また、この間口
３ａを多結晶Ｓｉ膜で埋めて平坦な表面を形成した後、
この多結晶Ｓｉ膜に低温でｎ型不純物をドープして低抵
抗化することも可能である。

さらに、上述の実施例Ｉ、■においては、本発明をバイ
ポーラＬＳＩの製造に適用した場合について説明したが
、本発明は、バイポーラＬＳＩ以外の半導体装置の製造
に適用することも可能である。例えば、第７図は本発明
をＭＯＳＬＳＩの製造に適用した例を示す。第７図に示
すように、このＭＯＳＬＳＩの製造方法では、例えばｐ
型Ｓｔ基板のような半導体基板１５（またはｐウェル）
の表面にフィールド絶縁膜１６を形成して素子間分離を
行った後、このフィールド絶縁膜１６で囲まれた活性領
域の表面に例えばＳｉ０ｇ膜のようなゲート絶縁膜１７
及び例えば多結晶Ｓｉ膜から成るゲート電極１８を形成
する。次に、後述のソース領域２０及びドレイン領域２
１の低不純物濃度部２０ａ、２１ａを形成するために、
このゲート電極１８をマスクとして上記半導体基板１５
中に例えばＰのようなｎ型不純物を比較的低濃度にイオ
ン注入する。次に、全面に例えばＳｉｎ、膜のような絶
縁膜を形成した後、この絶縁膜を例えばＲＩＥで異方性
エツチングすることによりゲート電極１８の側面に側壁
１９を形成する。次に、この側壁１９をマスクとして上
記半導体基板１５中に例えばＡｓのようなｎ型不純物を
比較的高濃度にイオン注入する。これによって、例えば
ｎ−型の低不純物濃度部２０ａ、２１ａを有する例えば
ｎ゛型のソース領域２０及びドレイン領域２１を上記ゲ
ート電極１８に対して自己整合的に形成する。次に、全
面に例えばホウ素すンシリケー：・ガラス（ＢＰＳＧ）
膜のような絶縁膜２２を形成した後、この絶縁膜２２の
所定部分をエツチング除去して開口２２ａ、２２ｂを形
成する。次に、熱処理を行うことによりこの絶縁膜２２
をリフローさせてこれらの開口２２ａ、２２ｂにテーバ
を付ける。次に、これらの開口２２ａ、２２ｂの内部に
ｎ型不純物がドープされた薄い多結晶Ｓｉ膜２３ａ、２
３ｂを形成した後、熱処理を行うことによりこれらの多
結晶Ｓｉ膜２３ａ、２３ｂ中のｎ型不純物を上記ソース
領域２０及びドレイン領域２１中に拡散させてこれらの
ソース領域２０及びドレイン領域２１よりも高不純物濃
度のｎ゛型の半導体領域２４ａ、２４ｂを形成する。次
に、上記開口２２ａ、２２ｂを多結晶Ｓｉ膜２５ａ、２
５ｂで埋めてほぼ平坦な表面を形成する。この後、これ
らの多結晶Ｓｉ膜２５ａ、２５ｂの上にバリアメタル膜
２６ａ、２６ｂ及び配線２７ａ、２７ｂを形成する。こ
の例の場合には、ソース領域２０及びドレイン領域２ｌ
よりも高不純物濃度の半導体領域２４ａ、２４ｂにより
、多結晶Ｓｉ膜２３ａ、２３ｂの上記ソース領域２０及
びドレイン領域２１に対するオーミックコンタクトを安
定に得ることができる。

［発明の効果］ 本発明によれば、半導体基体上に開口を有する絶縁膜を
形成し、不純物がドープされ、かつ上記開口の径の１／
２以下の膜厚の第１の多結晶シリコン膜を少なくとも上
記開口の内部に形成する工程と、熱処理を行うことによ
り上記第１の多結晶シリコン膜中の上記不純物を上記半
導体基体中に拡散させて半導体領域を形成する工程と、
上記開口を第２の多結晶シリコン膜で埋めることにより
ほぼ平坦な表面を形成する工程と、上記第２の多結晶シ
リコン膜の上に反応抑止膜及び配線を形成する工程とを
有するので、多結晶シリコン膜からの不純物拡散により
形成される半導体領域の接合深さの制御性の向上を図る
ことができるとともに、絶縁膜の開口における反応抑止
膜及び配線のカバレンジが悪いことに起因する問題を解
消することができる。

【図面の簡単な説明】

第１図〜第５図は本発明の実施例ＩによるバイポーラＬ
ＳＩの製造方法を工程順に示す断面図、第６図は本発明
の実施例■によるバイポーラＬＳＩの製造方法を説明す
るための断面図、第７図は本発明の変形例を示す断面図
、第８図は従来のバイポーラＬＳＩの製造方法を説明す
るための断面図である。 図面における主要な符号の説明 １ａｓｔ工ピタキシヤル層、　　２：真性ベース領域、
３：絶縁膜、　３ａ：開口、　４．６：多結晶Ｓｉ膜、
　７：バリアメタル膜（反応抑止膜）、８：配線。 代理人　　　弁理士　杉　浦　正　知 ］じ］りｉ３府りｌ 第２図 ゛１５乞イタ’ＩＩ 第３図 貧先イタリエ 第４図 実苔も已イ多話 第５図 手続補正士 目 昭和６３年　４月１５日 特許庁長官　小　川　邦　夫　殿 １、事件の表示 昭和６３年特許願第３６２４０号 ２、発明の名称　　半導体装置の製造方法３、補正をす
る者 事件との関係　　特許出願人 住所　東京部品用図化品用６丁目７番３５号名称（２１
８）ソ　ニー株式会社 代表取締役　　大　賀　典　雄 ４、代理人　〒１７０ 住所　東京都豊島区東池袋１丁目４８番１０号６、補正
の対象 明細書の特許請求の範囲の欄及び発明の詳細な説明の欄
　　　　　　　　　　　　　　　　　・　、７、補正の
内容 （１）特許請求の範囲を別紙の通り補正します。 （２）明細書第２頁８行目、第２頁１０行目、第２頁１
２行目から１３３行目第２真１４行目、第２頁１６行目
、第７頁５行目、第７頁７行目、第７頁１０行目、第７
頁１１行目から１２２行目第７真下から３行目、第７真
下から１行目、第８頁３行目、第１９頁８行目から９行
目、第１９頁１０行目から１１１行目第１９頁１３行目
、第１９頁１４行目から１５５行目び第１９頁１６行目
のそれぞれの［多結晶シリコン膜Ｊを「半導体膜」と補
正します。 以上 ２、特許請求の範囲 半導体基体上に開口を有する絶縁膜を形成し、不純物が
ドープされ、かつ上記開口の径の１／２以下の膜厚の第
１の±１生股を少なくとも上記開口の内部に形成する工
程と、 熱処理を行うことにより上記第１の土星体膜中の上記不
純物を上記半導体基体中に拡散させて半導体領域を形成
する工程と、 上記開口を第２の半４体膜で埋めることによりほぼ平坦
な表面を形成する工程と、 上記第２の半豆止股の上に反応抑止膜及び配線を形成す
る工程とを有することを特徴とする半導体装置の製造方
法。

Claims (1)

1. 【特許請求の範囲】 　半導体基体上に開口を有する絶縁膜を形成し、不純物
   がドープされ、かつ上記開口の径の１／２以下の膜厚の
   第１の多結晶シリコン膜を少なくとも上記開口の内部に
   形成する工程と、 熱処理を行うことにより上記第１の多結晶シリコン膜中
   の上記不純物を上記半導体基体中に拡散させて半導体領
   域を形成する工程と、 上記開口を第２の多結晶シリコン膜で埋めることにより
   ほぼ平坦な表面を形成する工程と、上記第２の多結晶シ
   リコン膜の上に反応抑止膜及び配線を形成する工程とを
   有することを特徴とする半導体装置の製造方法。