JPH01212110A - プログラマブル回路 - Google Patents
プログラマブル回路Info
- Publication number
- JPH01212110A JPH01212110A JP3716488A JP3716488A JPH01212110A JP H01212110 A JPH01212110 A JP H01212110A JP 3716488 A JP3716488 A JP 3716488A JP 3716488 A JP3716488 A JP 3716488A JP H01212110 A JPH01212110 A JP H01212110A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- switch means
- operational amplifier
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008672 reprogramming Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、プログラマブルに回路機能を定義することが
でき、特にアナログ回路の形成に好適で、後の回路機能
の変更に容易に対応できるようにしたプログラマブル回
路に関するものである。
でき、特にアナログ回路の形成に好適で、後の回路機能
の変更に容易に対応できるようにしたプログラマブル回
路に関するものである。
［従来の技術］
従来、増幅器や積分器、微分器等の機能回路を構成する
ためには、演算増幅器や抵抗、キャパシタ等が組み合わ
され接続されて用いられている。
ためには、演算増幅器や抵抗、キャパシタ等が組み合わ
され接続されて用いられている。
［発明が解決しようとする課題］
しかしながら、上記従来の技術における増幅器や積分器
、微分器等の機能回路では、その回路機能を変更しよう
とする場合、部品等を実装し配線するためのボードの設
計および製作や試作を再度行わなければならず、多大な
労力と時間を必要とする問題点があった。特に、プロト
タイプの試作。
、微分器等の機能回路では、その回路機能を変更しよう
とする場合、部品等を実装し配線するためのボードの設
計および製作や試作を再度行わなければならず、多大な
労力と時間を必要とする問題点があった。特に、プロト
タイプの試作。
改良時において、回路変更が困難であることは、製品全
体の開発期間を長期化させることになり、大きな問題点
となっている。
体の開発期間を長期化させることになり、大きな問題点
となっている。
本発明は、上記問題点を解決するために創案されたもの
で、プログラミングにより回路機能を定義可能とし、そ
の後の回路変更にも容易に対応できるようにしたプログ
ラマブル回路を提供することを目的とする。
で、プログラミングにより回路機能を定義可能とし、そ
の後の回路変更にも容易に対応できるようにしたプログ
ラマブル回路を提供することを目的とする。
［課題を解決するための手段］
上記の目的を達成するための本発明のプログラマブル回
路の構成は、 少なくとも１つの演算増幅器と、 複数の回路素子と、 複数のプログラマブルなスイッチ手段とを含み、上記演
算増幅器の入出力端子と上記回路素子の端子間を上記プ
ログラマブルなスイッチ手段により接続したことを特徴
とする。
路の構成は、 少なくとも１つの演算増幅器と、 複数の回路素子と、 複数のプログラマブルなスイッチ手段とを含み、上記演
算増幅器の入出力端子と上記回路素子の端子間を上記プ
ログラマブルなスイッチ手段により接続したことを特徴
とする。
［作用］
本発明は、１つ以上の演算増幅器を中核としてその入出
力端子に接続される入力用の回路素子や帰還用の回路素
子を予め複数用意し、それらをプログラマブルなスイッ
チ手段によって任意に選択することにより、所望の回路
機能を実現するとともに、後にその選択をスイッチ手段
の再プログラミングにより変更して、回路機能の変更を
容易にする。
力端子に接続される入力用の回路素子や帰還用の回路素
子を予め複数用意し、それらをプログラマブルなスイッ
チ手段によって任意に選択することにより、所望の回路
機能を実現するとともに、後にその選択をスイッチ手段
の再プログラミングにより変更して、回路機能の変更を
容易にする。
［実施例］
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第１図は本発明の一実施例を示す回路図である。
この実施例は、１つの演算増幅器を中核とするプログラ
マブルな機能回路の構成例を示している。
マブルな機能回路の構成例を示している。
演算増幅器ｌは非反転（＋）入力端子１ａと反転（−）
入力端子１ｂを備え、それらの入力端子の電圧を差動増
幅して出力端子１ｃへ出力する機能を有している。非反
転入力端子１ａは、抵抗Ｒ８とスイッチ素子Ｓ １１を
直列に介して回路のグランドＧＮＤに接続され、さらに
抵抗Ｒ４とスイッチ素子Ｓ８を介して入力端子２に接続
される。一方、反転入力端子１ｂと回路の入力端子２の
間には、抵抗Ｒ１とスイッチ素子Ｓ１が直列に接続され
、それと並列に抵抗Ｒ４とスイッチＳ、が直列に接続さ
れ、同じくコンデンサＣ１とスイッチ素子Ｓ、が直列に
接続され、同じくコンデンサＣ１とスイッチ素子Ｓ４が
直列に接続される。また、反転入力端子１ｂと出力端子
１ｃの間には、抵抗Ｒ３とスイッチ素子Ｓ、が直列に接
続され、それと並列にコンデンサＣ５とスイッチ素子Ｓ
８が直列に接続され、同じくコンデンサＣ４とスイッチ
素子Ｓ、が直列に接続される。さらに、反転入力端子１
ｂはスイッチ素子Ｓ８を介してｎｐｎ トランジスタＴ
Ｒ，のコレクタへ接続され、そのトランジスタＴＲ，の
エミッタは出力端子１ｃに接続される。トランジスタＴ
Ｒ，のベースはグランドＧＮＤに接続する。
入力端子１ｂを備え、それらの入力端子の電圧を差動増
幅して出力端子１ｃへ出力する機能を有している。非反
転入力端子１ａは、抵抗Ｒ８とスイッチ素子Ｓ １１を
直列に介して回路のグランドＧＮＤに接続され、さらに
抵抗Ｒ４とスイッチ素子Ｓ８を介して入力端子２に接続
される。一方、反転入力端子１ｂと回路の入力端子２の
間には、抵抗Ｒ１とスイッチ素子Ｓ１が直列に接続され
、それと並列に抵抗Ｒ４とスイッチＳ、が直列に接続さ
れ、同じくコンデンサＣ１とスイッチ素子Ｓ、が直列に
接続され、同じくコンデンサＣ１とスイッチ素子Ｓ４が
直列に接続される。また、反転入力端子１ｂと出力端子
１ｃの間には、抵抗Ｒ３とスイッチ素子Ｓ、が直列に接
続され、それと並列にコンデンサＣ５とスイッチ素子Ｓ
８が直列に接続され、同じくコンデンサＣ４とスイッチ
素子Ｓ、が直列に接続される。さらに、反転入力端子１
ｂはスイッチ素子Ｓ８を介してｎｐｎ トランジスタＴ
Ｒ，のコレクタへ接続され、そのトランジスタＴＲ，の
エミッタは出力端子１ｃに接続される。トランジスタＴ
Ｒ，のベースはグランドＧＮＤに接続する。
出力端子１ｃは同時に回路出力端子となる。反転入力端
子１ｂと回路のグランドＧＮＤ間には、スイッチ素子Ｓ
、。と抵抗Ｒ６が直列に接続される。
子１ｂと回路のグランドＧＮＤ間には、スイッチ素子Ｓ
、。と抵抗Ｒ６が直列に接続される。
スイッチ素子Ｓｔ、Ｓｔ、・・・、Ｓａは、プログラマ
ブルなスイッチ手段の例を示しており、例えば図ではＭ
ＯＳ ＦＥＴ（電界効果型トランジスタ）を用いてい
る。スイッチ素子Ｓ、、Ｓ、、・・・、Ｓａのゲート端
子（制御端子）には、図示しないプログラマブルなメモ
リの出力が個別に接続され、オン／オフが制御される。
ブルなスイッチ手段の例を示しており、例えば図ではＭ
ＯＳ ＦＥＴ（電界効果型トランジスタ）を用いてい
る。スイッチ素子Ｓ、、Ｓ、、・・・、Ｓａのゲート端
子（制御端子）には、図示しないプログラマブルなメモ
リの出力が個別に接続され、オン／オフが制御される。
即ち、ハイレベルがゲート端子に与えられた場合はオン
に制御され、ローレベルが与えられるとオフに制御され
る。このことによって、演算増幅器ｌの入力用の回路素
子や出力から入力に帰還させるための回路素子を任意に
選択することができる。
に制御され、ローレベルが与えられるとオフに制御され
る。このことによって、演算増幅器ｌの入力用の回路素
子や出力から入力に帰還させるための回路素子を任意に
選択することができる。
以上の構成の実施例の作用を述べる。第２図から第６図
までは、上記実施例によって得られる機能回路である。
までは、上記実施例によって得られる機能回路である。
第１図におけるスイッチ素子Ｓ。
〜ＳＩｌは省略して記されている。
第２図は反転増幅器の回路図である。この回路は、第１
図のスイッチ素子Ｓ、と８５をオンに制御し、入力用の
回路素子として抵抗Ｒ２を選択し、帰還用の回路素子と
して抵抗Ｒ３を選択することにより構成される。演算増
幅器ｌの増幅率が非常に大きいものとすれば、出力端子
１ｃの電圧は入力端子２のＲ３／ＲＩ倍となり、しかも
符号が逆になる。
図のスイッチ素子Ｓ、と８５をオンに制御し、入力用の
回路素子として抵抗Ｒ２を選択し、帰還用の回路素子と
して抵抗Ｒ３を選択することにより構成される。演算増
幅器ｌの増幅率が非常に大きいものとすれば、出力端子
１ｃの電圧は入力端子２のＲ３／ＲＩ倍となり、しかも
符号が逆になる。
第３図は積分器の回路図である。この回路は第１図のス
イッチ素子Ｓ、とＳ、をオンに制御し、入力用の回路素
子として抵抗Ｒ２を選択し、帰還用の回路素子としてコ
ンデンサＣ１を選択することにより構成される。この回
路の伝達関数は一１／ｊωＣ３Ｒ１（ω：角周波数）で
表され、ここで１／ｊωは積分記号に相当することが知
られているから、本回路は一１／Ｃ，Ｒ，を積分係数と
する積分器となる。積分係数を変更したい場合には、ス
イッチ素子Ｓ、をオンに制御し、コンデンサＣ４を単独
にまたはコンデンサＣ３に並列に選択するか、入力抵抗
Ｒ１に替えてＲ３を選択すれば良い。
イッチ素子Ｓ、とＳ、をオンに制御し、入力用の回路素
子として抵抗Ｒ２を選択し、帰還用の回路素子としてコ
ンデンサＣ１を選択することにより構成される。この回
路の伝達関数は一１／ｊωＣ３Ｒ１（ω：角周波数）で
表され、ここで１／ｊωは積分記号に相当することが知
られているから、本回路は一１／Ｃ，Ｒ，を積分係数と
する積分器となる。積分係数を変更したい場合には、ス
イッチ素子Ｓ、をオンに制御し、コンデンサＣ４を単独
にまたはコンデンサＣ３に並列に選択するか、入力抵抗
Ｒ１に替えてＲ３を選択すれば良い。
第４図は微分器の回路図である。この回路は第１図のス
イッチ素子Ｓ、と８８をオンに制御し、入力用の回路素
子としてコンデンサＣ９を選択し、帰還用の回路素子と
して抵抗Ｒ１を選択することにより構成される。この回
路の伝達関数は−ｊωＣ＋ Ｒｓで表され、ここでｊω
は微分記号に相当することが知られているから、本回路
はＣｔ Ｒａを時定数とし符号が反転する微分器となる
。時定数を変更したい場合には、スイッチ素子Ｓ４をオ
ンに制御して、コンデンサＣ２を単独にまたはコンデン
サＣ１に並列に選択すれば良い。
イッチ素子Ｓ、と８８をオンに制御し、入力用の回路素
子としてコンデンサＣ９を選択し、帰還用の回路素子と
して抵抗Ｒ１を選択することにより構成される。この回
路の伝達関数は−ｊωＣ＋ Ｒｓで表され、ここでｊω
は微分記号に相当することが知られているから、本回路
はＣｔ Ｒａを時定数とし符号が反転する微分器となる
。時定数を変更したい場合には、スイッチ素子Ｓ４をオ
ンに制御して、コンデンサＣ２を単独にまたはコンデン
サＣ１に並列に選択すれば良い。
第５図は対数増幅器の回路図である。この回路は第１図
のスイッチ素子Ｓ、とＳ、をオンに制御し、入力用の回
路素子として抵抗Ｒ１を選択し、帰還用の回路素子とし
てトランジスタＴＲ，を選択することにより構成される
。トランジスタＴＲ，はダイオードに替えても良く、い
ずれの場合もその非直線特性を利用した対数増幅器を構
成するものとして知られている。
のスイッチ素子Ｓ、とＳ、をオンに制御し、入力用の回
路素子として抵抗Ｒ１を選択し、帰還用の回路素子とし
てトランジスタＴＲ，を選択することにより構成される
。トランジスタＴＲ，はダイオードに替えても良く、い
ずれの場合もその非直線特性を利用した対数増幅器を構
成するものとして知られている。
第６図は、非反転増幅器の回路図である。この回路は、
第１図のスイッチ素子Ｓ、。、Ｓｓ、Ｓｓをオンに制御
することにより得ることが出来る。
第１図のスイッチ素子Ｓ、。、Ｓｓ、Ｓｓをオンに制御
することにより得ることが出来る。
以上により１つの回路を構成した後に、例えば第２図の
反転増幅器を第３図の積分器に変更したい場合は、スイ
ッチ素子のオン／オフ情報を再プログラミングすること
により可能であり、同様に増幅度や積分係数１時定数を
変更することも一可能である。
反転増幅器を第３図の積分器に変更したい場合は、スイ
ッチ素子のオン／オフ情報を再プログラミングすること
により可能であり、同様に増幅度や積分係数１時定数を
変更することも一可能である。
なお、上記実施例では演算増幅器を１個としたが、複数
個用いても良く、より一層多様な機能回路の構成が可能
である。また、回路素子の種類や接続のし方も上記実施
例に限定されるものではない。例えば、演算増幅器の非
反転入力端子側も、スイッチ手段を介して種々に接続可
能である。このように、本発明はその主旨に沿って種々
に応用され、種々の実施態様を取り得るものである。
個用いても良く、より一層多様な機能回路の構成が可能
である。また、回路素子の種類や接続のし方も上記実施
例に限定されるものではない。例えば、演算増幅器の非
反転入力端子側も、スイッチ手段を介して種々に接続可
能である。このように、本発明はその主旨に沿って種々
に応用され、種々の実施態様を取り得るものである。
［発明の効果コ
以上の説明で明らかなように、本発明のプログラマブル
回路によれば、以下のような効果を奏する。
回路によれば、以下のような効果を奏する。
（１）回路機能をプログラマブルなスイッチ手段により
任意に定義することが可能であるため、回路の設計変更
に迅速にかつ容易に対応することができる。
任意に定義することが可能であるため、回路の設計変更
に迅速にかつ容易に対応することができる。
（２）本発明をプログラマブルな配線要素を備えた集積
回路内に複数配置された回路要素として使用すれば、よ
り一層プログラマブルな集積回路が得られる。
回路内に複数配置された回路要素として使用すれば、よ
り一層プログラマブルな集積回路が得られる。
第１図は本発明の一実施例を示す回路図、第２図、第３
図、第４図、第５図、第６図は上記実施例によって得ら
れる機能回路を示す図である。 １・・・演算増幅器、ｌａ、ｌｂ・・・入力端子、ｌｃ
・・・出力端子、Ｒ１，ｒｔ、、 Ｒｓ、 Ｒ４，Ｒ８
，Ｃｔ、 Ｃｔ、Ｃｓ、ＴＲ１・・回路素子、Ｓ、、Ｓ
、、Ｓ３＋ Ｓ、。 Ｓｓ、ＳＩ Ｓ？、Ｓｓ、Ｓｓ、Ｓｌｏ、Ｓ、・・・ス
イッチ素子（スイッチ手段）。 第４図 ＮＤ 第５図
図、第４図、第５図、第６図は上記実施例によって得ら
れる機能回路を示す図である。 １・・・演算増幅器、ｌａ、ｌｂ・・・入力端子、ｌｃ
・・・出力端子、Ｒ１，ｒｔ、、 Ｒｓ、 Ｒ４，Ｒ８
，Ｃｔ、 Ｃｔ、Ｃｓ、ＴＲ１・・回路素子、Ｓ、、Ｓ
、、Ｓ３＋ Ｓ、。 Ｓｓ、ＳＩ Ｓ？、Ｓｓ、Ｓｓ、Ｓｌｏ、Ｓ、・・・ス
イッチ素子（スイッチ手段）。 第４図 ＮＤ 第５図
Claims (1)
- （１）少なくとも１つの演算増幅器と、 複数の回路素子と、 複数のプログラマブルなスイッチ手段とを含み、上記演
算増幅器の入出力端子と上記回路素子の端子間を上記プ
ログラマブルなスイッチ手段により接続したことを特徴
とするプログラマブル回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3716488A JPH01212110A (ja) | 1988-02-19 | 1988-02-19 | プログラマブル回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3716488A JPH01212110A (ja) | 1988-02-19 | 1988-02-19 | プログラマブル回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212110A true JPH01212110A (ja) | 1989-08-25 |
Family
ID=12489956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3716488A Pending JPH01212110A (ja) | 1988-02-19 | 1988-02-19 | プログラマブル回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212110A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315512A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | Ｒｃアクテイブフイルタ回路 |
-
1988
- 1988-02-19 JP JP3716488A patent/JPH01212110A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6315512A (ja) * | 1986-07-08 | 1988-01-22 | Nec Corp | Ｒｃアクテイブフイルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001441A (en) | Operational transconductance amplifier programmable filter | |
| JPH024001A (ja) | デジタルコントロールにより選択可能な固有のトポロジと特性を有するアナログ集積回路 | |
| JPS63136708A (ja) | フィルタ回路 | |
| JPS6039220A (ja) | 電流安定化回路 | |
| JPS63166309A (ja) | アクテイブ型位相等化器 | |
| JPH01212110A (ja) | プログラマブル回路 | |
| US5552742A (en) | Circuit for controlling current flow between two nodes | |
| US5355094A (en) | Feedback differential amplifier circuit | |
| US3475623A (en) | Electronic high-pass and low-pass filters employing the base to emitter diode resistance of bipolar transistors | |
| JP3225527B2 (ja) | 遅延回路 | |
| US3902111A (en) | Controller output circuit | |
| JP2795656B2 (ja) | ローパスフィルタ | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| GB2189100A (en) | A programmable electronic filter | |
| JP2969678B2 (ja) | 帯域補正回路 | |
| JPH01216623A (ja) | 集積回路 | |
| JPH0526814Y2 (ja) | ||
| JPH066608Y2 (ja) | 利得可変回路 | |
| JPS63221707A (ja) | カツトオフ周波数可変低域フイルタ | |
| JP2579932B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0479606A (ja) | フィルタ回路 | |
| KR20030021004A (ko) | 연산 증폭기의 이득 제어 회로 | |
| JPS6139716A (ja) | 能動フイルタ | |
| JP2654580B2 (ja) | アナログスイツチ | |
| Toker | A new approach for the realization of voltage-mode second-order universal filters using current conveyors |