JPH01212461A - 埋込み層をもつ半導体集積回路装置 - Google Patents
埋込み層をもつ半導体集積回路装置Info
- Publication number
- JPH01212461A JPH01212461A JP63037794A JP3779488A JPH01212461A JP H01212461 A JPH01212461 A JP H01212461A JP 63037794 A JP63037794 A JP 63037794A JP 3779488 A JP3779488 A JP 3779488A JP H01212461 A JPH01212461 A JP H01212461A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- impurity concentration
- epitaxial layer
- buried layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は半導体素子の下部に不純物濃度の高い埋込み層
をもつ半導体集積回路装置に関するものである。
をもつ半導体集積回路装置に関するものである。
（従来技術）
第２図にバイポーラトランジスタの断面図を示す。
１はＰ−基板であり、その上にＰ−エピタキシャル層２
が形成され、エピタキシャル層２に形成されたＮ−ウェ
ル３，４にはそれぞれ不純物拡散領域が形成されてＮＰ
ＮトランジスタとＰＮＰトランジスタが形成されている
。各バイポーラトランジスタの下部には電流経路の抵抗
値を下げるためにＮ＋埋込みＪ！Ｆ５．６がそれぞれ形
成されている。
が形成され、エピタキシャル層２に形成されたＮ−ウェ
ル３，４にはそれぞれ不純物拡散領域が形成されてＮＰ
ＮトランジスタとＰＮＰトランジスタが形成されている
。各バイポーラトランジスタの下部には電流経路の抵抗
値を下げるためにＮ＋埋込みＪ！Ｆ５．６がそれぞれ形
成されている。
埋込み層５，６は、基板ｌ上に形成される。埋込みＪ！
Ｆ５，６を形成する工程では、基板１に埋込み層５．６
を直接形成し、その上にエピタキシャル層２を成長させ
る。
Ｆ５，６を形成する工程では、基板１に埋込み層５．６
を直接形成し、その上にエピタキシャル層２を成長させ
る。
基板１は通常、エピタキシャル層２内のＰ“拡散領域７
を通じ回路内の最低電位（Ｖｅｅ）に接続されている。
を通じ回路内の最低電位（Ｖｅｅ）に接続されている。
トランジスタが飽和したときの寄生トランジスタの基板
電流の主な経路は、矢印で示されるようにエピタキシャ
ル層２→基板ｌ→エピタキシヤル・層２４拡散領域７．
→Ｖｅｅである。
電流の主な経路は、矢印で示されるようにエピタキシャ
ル層２→基板ｌ→エピタキシヤル・層２４拡散領域７．
→Ｖｅｅである。
一般に、埋込みｊｉ５５．６の不純物濃度は５×１０”
／ｃｍ３程度、基板１の不純物濃度はＩＸ Ｉ Ｏ”
７ｃｍ”程度で、エピタキシャル！ａ２の不純物濃度は
２ＸＩＯ”／ａｍ”程度である。
／ｃｍ３程度、基板１の不純物濃度はＩＸ Ｉ Ｏ”
７ｃｍ”程度で、エピタキシャル！ａ２の不純物濃度は
２ＸＩＯ”／ａｍ”程度である。
基板１の不純物濃度を低く抑えているのは、埋込み層５
，６と基板ｌの間の耐圧を確保するためである。
，６と基板ｌの間の耐圧を確保するためである。
このように、基板１の不純物濃度が低いため、上記のよ
うな寄生トランジスタの基板電流やパーティカルＰＮＰ
トランジスタの基板電流が流れると、基板ｌの抵抗値が
高くて支配的となり、基板電位が変動しやすくなる。基
板電位が変動するとノイズを発生したり、新たな寄生素
子の動作の原因になり、極端な場合にはラッチアップ現
象を引き起す。また、回路の精度にも悪影響を及ぼす。
うな寄生トランジスタの基板電流やパーティカルＰＮＰ
トランジスタの基板電流が流れると、基板ｌの抵抗値が
高くて支配的となり、基板電位が変動しやすくなる。基
板電位が変動するとノイズを発生したり、新たな寄生素
子の動作の原因になり、極端な場合にはラッチアップ現
象を引き起す。また、回路の精度にも悪影響を及ぼす。
（目的）
本発明は基板濃度を高くして基板の抵抗値を下げること
により寄生素子の動作などで基板に電流が流れることに
より生ずる基板電位の変動を小さくシ、かつ、埋込み層
と基板間の耐圧を下げないようにすることを目的とする
ものである。
により寄生素子の動作などで基板に電流が流れることに
より生ずる基板電位の変動を小さくシ、かつ、埋込み層
と基板間の耐圧を下げないようにすることを目的とする
ものである。
（構成）
本発明では、高不純物濃度の第１導電型学導体基板上に
形成された低不純物濃度の第２導電型エピタキシャル層
中に埋込み層を形成する。
形成された低不純物濃度の第２導電型エピタキシャル層
中に埋込み層を形成する。
基板の不純物濃度を高くすることにより基板の抵抗値が
下がる。
下がる。
埋込み層は直接基板上に形成されておらず、基板上に形
成された低不純物濃度のエピタキシャル層中に形成され
ているので、埋込み層と基板間の耐圧は低下しない。
成された低不純物濃度のエピタキシャル層中に形成され
ているので、埋込み層と基板間の耐圧は低下しない。
以下、実施例について説明する６
第１図は本発明を第２図と同じバイポーラトランジスタ
に適用した例を表わす断面図である。
に適用した例を表わす断面図である。
基板１１は不純物濃度の高いＰ１基板であり。
その不純物濃度を５Ｘ１０”／ｃｍ３程度とする。基板
１１上には低不純物濃度のＰ−エピタキシャル層１２が
形成され、エピタキシャル層１２上にはさらにＰ−エピ
タキシャル層２が形成されている。第２図と同じＮＰＮ
トランジスタとＰＮＰトランジスタは上層のエピタキシ
ャル層２中のウェル３，４中に形成されており、埋込み
Ｊ！５゜６は基板１１と直接接触しないように、エピタ
キシャルＪ！Ｆ２，１２中に形成されている。
１１上には低不純物濃度のＰ−エピタキシャル層１２が
形成され、エピタキシャル層１２上にはさらにＰ−エピ
タキシャル層２が形成されている。第２図と同じＮＰＮ
トランジスタとＰＮＰトランジスタは上層のエピタキシ
ャル層２中のウェル３，４中に形成されており、埋込み
Ｊ！５゜６は基板１１と直接接触しないように、エピタ
キシャルＪ！Ｆ２，１２中に形成されている。
エピタキシャルＪ！２．１２’の不純物濃度を従来のエ
ピタキシャル層と同程度の２Ｘ１０”／ｃｍ３程度とし
、埋込み層５，６の不純物濃度も従来の埋込み層と同程
度の５×ｌθ″＠／ Ｃｍ ”程度とする。基板１１は
エピタキシャル層２のＰ＋拡散領域７を通じて回路内の
最低電位（Ｖｅｅ）へ接続されている。
ピタキシャル層と同程度の２Ｘ１０”／ｃｍ３程度とし
、埋込み層５，６の不純物濃度も従来の埋込み層と同程
度の５×ｌθ″＠／ Ｃｍ ”程度とする。基板１１は
エピタキシャル層２のＰ＋拡散領域７を通じて回路内の
最低電位（Ｖｅｅ）へ接続されている。
本実施例において、基板電流の主な経路を考えると、矢
印で示されるようにエピタキシャル層２→工ピタキシヤ
ル層１２→基板１１→エピタキシャル層１２→エピタキ
シャル層２→拡散領域７→Ｖｅｅとなる。
印で示されるようにエピタキシャル層２→工ピタキシヤ
ル層１２→基板１１→エピタキシャル層１２→エピタキ
シャル層２→拡散領域７→Ｖｅｅとなる。
本実施例では、基板１１の不純物濃度が高いために基板
１１の抵抗値が低くなっている。また。
１１の抵抗値が低くなっている。また。
エピタキシャル層１２の厚さは埋込み層５，６の下方向
接合深さ分りだけあればよいので、比較的薄くすること
ができ、エピタキシャル層１２での抵抗領分は支配的で
はない、その結果、基板電流が流れる経路の抵抗値も全
体として低く、基板電位の変動は小さくなる。
接合深さ分りだけあればよいので、比較的薄くすること
ができ、エピタキシャル層１２での抵抗領分は支配的で
はない、その結果、基板電流が流れる経路の抵抗値も全
体として低く、基板電位の変動は小さくなる。
（効果）
本発明では埋込み層を低不純物濃度のエピタキシャル層
中に形成し、基板と直接接触しないようにしたので、埋
込み層と基板の不純物濃度を自由に設定でき、基板の不
純物濃度を高くすることによって基板電位の変動を抑え
、ノイズに対して強くシ、ラッチアップなどが起こらな
いようにすることができる。また、高精度な演算回路も
実現できる。
中に形成し、基板と直接接触しないようにしたので、埋
込み層と基板の不純物濃度を自由に設定でき、基板の不
純物濃度を高くすることによって基板電位の変動を抑え
、ノイズに対して強くシ、ラッチアップなどが起こらな
いようにすることができる。また、高精度な演算回路も
実現できる。
埋込み層と基板が直接接触しないことから、埋込み層と
基板間の接合耐圧も高く維持することができる。
基板間の接合耐圧も高く維持することができる。
第１図は一実施例を示す断面図、第２図は従来の半導体
集積回路装置を示す断面図である。 ２．１２・・・・・・エピタキシャル層、５．６・・・
・・・埋込み層、１１・・・・・・基板。
集積回路装置を示す断面図である。 ２．１２・・・・・・エピタキシャル層、５．６・・・
・・・埋込み層、１１・・・・・・基板。
Claims (1)
- （１）半導体素子の下部に不純物濃度の高い埋込み層を
もつ半導体集積回路装置において、高不純物濃度の第１
導電型学導体基板上に形成された低不純物濃度の第２導
電型エピタキシャル層中に埋込み層が形成されているこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63037794A JPH01212461A (ja) | 1988-02-20 | 1988-02-20 | 埋込み層をもつ半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63037794A JPH01212461A (ja) | 1988-02-20 | 1988-02-20 | 埋込み層をもつ半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01212461A true JPH01212461A (ja) | 1989-08-25 |
Family
ID=12507401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63037794A Pending JPH01212461A (ja) | 1988-02-20 | 1988-02-20 | 埋込み層をもつ半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01212461A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
-
1988
- 1988-02-20 JP JP63037794A patent/JPH01212461A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709899B2 (en) | 2004-03-31 | 2010-05-04 | Ricoh Company, Ltd. | Semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000183341A (ja) | 半導体装置とそれを用いた半導体回路 | |
| US5109266A (en) | Semiconductor integrated circuit device having high breakdown-voltage to applied voltage | |
| JPH0360149A (ja) | ダイオードより成るｖｄｍｏｓ／論理集積回路 | |
| JPH01212461A (ja) | 埋込み層をもつ半導体集積回路装置 | |
| JP2004207702A (ja) | パワートランジスタおよびそれを用いた半導体集積回路 | |
| JP3128885B2 (ja) | 半導体装置 | |
| JP2680848B2 (ja) | 半導体記憶装置 | |
| JPH0447463B2 (ja) | ||
| JPH0244759A (ja) | 半導体集積回路装置 | |
| JPH0456465B2 (ja) | ||
| JPH09181335A (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JPS63204649A (ja) | 半導体装置 | |
| JPH0440273Y2 (ja) | ||
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS60254651A (ja) | Ｃｍｏｓ回路の入力保護回路 | |
| JPS6148970A (ja) | 半導体集積回路装置 | |
| JPS61208260A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS59198768A (ja) | ツエナ−ダイオ−ド | |
| JPS60233856A (ja) | 半導体装置 | |
| JPS59182553A (ja) | 半導体容量装置 | |
| JPS60152062A (ja) | 半導体装置 | |
| JPH06163825A (ja) | 半導体集積回路 | |
| JPS61280661A (ja) | トランジスタ |