JPH01214943A - 論理検証装置 - Google Patents
論理検証装置Info
- Publication number
- JPH01214943A JPH01214943A JP63040405A JP4040588A JPH01214943A JP H01214943 A JPH01214943 A JP H01214943A JP 63040405 A JP63040405 A JP 63040405A JP 4040588 A JP4040588 A JP 4040588A JP H01214943 A JPH01214943 A JP H01214943A
- Authority
- JP
- Japan
- Prior art keywords
- value
- output
- result
- logic
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、回路記述情報で記述された論理回路（シミュ
レーションモデル）の動作をシミュレートし、その結果
を出力する論理検証装置に関する。
レーションモデル）の動作をシミュレートし、その結果
を出力する論理検証装置に関する。
ＬＳＩ等の論理回路の設計段階において必要となる論理
検証は、一般に各種の論理検証装置（論理シミュレータ
とも称さ糺る）を用いて行われる。
検証は、一般に各種の論理検証装置（論理シミュレータ
とも称さ糺る）を用いて行われる。
この論理検証装置を用いた論理検証は、検証しようとす
るＬＳｌ等のシミュレーションモデルを論理検証装置内
に生成し、予め用意したテストデータを用いてシミュレ
ーションを実行させることにより行うものである。この
ような従来の論理検証装置の構成を第２図に示す、なお
、論理検証装置に関する公知文献としては、例えば、「
情報処理、１９８４年１０月号、 Ｐ、１０４８〜Ｐ、
１０５５ ｒ２．方式・機能・論理設計におけるＣＡ
Ｄ、２．３方式・機能・論理シミュレーション」、昭和
５５年度情報処理学会第２１回全国大会予稿集７Ｅ−１
〜７Ｅ−５等がある。
るＬＳｌ等のシミュレーションモデルを論理検証装置内
に生成し、予め用意したテストデータを用いてシミュレ
ーションを実行させることにより行うものである。この
ような従来の論理検証装置の構成を第２図に示す、なお
、論理検証装置に関する公知文献としては、例えば、「
情報処理、１９８４年１０月号、 Ｐ、１０４８〜Ｐ、
１０５５ ｒ２．方式・機能・論理設計におけるＣＡ
Ｄ、２．３方式・機能・論理シミュレーション」、昭和
５５年度情報処理学会第２１回全国大会予稿集７Ｅ−１
〜７Ｅ−５等がある。
第２図において、シミュレーションモデル作成部１は、
論理検証しようとする論理回路の構成を記述した回路記
述情報ａを入力してシミュレーションモデルを作成する
。シミュレーション起動部２は上記の作成されたシミュ
レーションモデルをロードし、シミュレーションを開始
すなわち演算部３を起動する。演算部３は起動されると
、テストデータに対してシミュレーションモデルの動作
をシミュレートする為の演算を開始する。即ち演算部３
は、入力値の変化したシミュレーションモデル内の回路
要素の出力値を求める演算を行い、その演算結果を出力
値伝播部６へ送る。ここで、演算部３は回路要素の入力
値に不定（ａ （どのような値になるか不明な値であり
、以下Ｘ値と称す）が存在することから、出力結果もＸ
値となる場合にはＸ値を出力値とし、入力値にＸ値が含
まれないが演算結果がＸ値となる場合にもＸ値を出力値
とするものである。出力値伝播部６は、演算部３から出
力値を受取ると、この出力値を前記回路要素の出力光へ
入力値として伝播させ、その出力光の回路要素を次に演
算すべき回路要素として登録する９次に、シミニレ−シ
ラン終了判断部７により所定のシミュレーション時間が
経過したか否かを判断し、未だ経過していなければ演算
部３に対しシミュレーション続行指示ｄを出す、これに
より演算部３は出力値伝播部６により登録された回路要
素を含む回路要素中に入力値の変化した回路要素があれ
ば、上述した演算を繰り返す、また、シミュレーシッン
終了判断部７により所定のシミュレーション時間が経過
したと判断されたときは、結果表示部８が起動される。
論理検証しようとする論理回路の構成を記述した回路記
述情報ａを入力してシミュレーションモデルを作成する
。シミュレーション起動部２は上記の作成されたシミュ
レーションモデルをロードし、シミュレーションを開始
すなわち演算部３を起動する。演算部３は起動されると
、テストデータに対してシミュレーションモデルの動作
をシミュレートする為の演算を開始する。即ち演算部３
は、入力値の変化したシミュレーションモデル内の回路
要素の出力値を求める演算を行い、その演算結果を出力
値伝播部６へ送る。ここで、演算部３は回路要素の入力
値に不定（ａ （どのような値になるか不明な値であり
、以下Ｘ値と称す）が存在することから、出力結果もＸ
値となる場合にはＸ値を出力値とし、入力値にＸ値が含
まれないが演算結果がＸ値となる場合にもＸ値を出力値
とするものである。出力値伝播部６は、演算部３から出
力値を受取ると、この出力値を前記回路要素の出力光へ
入力値として伝播させ、その出力光の回路要素を次に演
算すべき回路要素として登録する９次に、シミニレ−シ
ラン終了判断部７により所定のシミュレーション時間が
経過したか否かを判断し、未だ経過していなければ演算
部３に対しシミュレーション続行指示ｄを出す、これに
より演算部３は出力値伝播部６により登録された回路要
素を含む回路要素中に入力値の変化した回路要素があれ
ば、上述した演算を繰り返す、また、シミュレーシッン
終了判断部７により所定のシミュレーション時間が経過
したと判断されたときは、結果表示部８が起動される。
これに応答して結果表示部８は、例えば別途に出力指示
された回路要素の出力値をＣＲＴ等の表示装置に出力す
る。
された回路要素の出力値をＣＲＴ等の表示装置に出力す
る。
ところで、論理検証の出力結果にＸ値が現れた場合、そ
の理由を解明することが必要となるが、従来の論理検証
装置は、Ｘ値の存在は示し得るが、その発生源に関する
情報を示し得なかった為、上記の理由の解明に多大の時
間と労力を必要とじていた。一般に、設計初期や途中の
不完全な回路記述情報によるシミュレーションは多量の
Ｘ値が発生する為、益々その解析が困難となり、それが
設計初期や途中でのシミュレーションの実施を現実的に
は不可能なものとする要因になっていた。
の理由を解明することが必要となるが、従来の論理検証
装置は、Ｘ値の存在は示し得るが、その発生源に関する
情報を示し得なかった為、上記の理由の解明に多大の時
間と労力を必要とじていた。一般に、設計初期や途中の
不完全な回路記述情報によるシミュレーションは多量の
Ｘ値が発生する為、益々その解析が困難となり、それが
設計初期や途中でのシミュレーションの実施を現実的に
は不可能なものとする要因になっていた。
そこで本発明の目的は、Ｘ値の発生源を検知し且つこれ
をシミュレーション結果と共に出力し得る論理検証装置
を提供することにある・。
をシミュレーション結果と共に出力し得る論理検証装置
を提供することにある・。
本発明は上記目的を達成するために、
回路記述情報で記述された論理回路の動作をシミュレー
トし、その結果を出力する論理検証装置において、 前記論理回路を構成する各論理要素の出力値を求めるシ
ミュレーション中の演算において演算結果にＸ値が含ま
れ且つ演算のもととなった入力値にＸ値が含まれていな
いとき、演算対象とした論理要素の識別情報と前記Ｘ値
とを合わせて前記論理要素の出力値とし、演算結果にＸ
値が含まれ且つ演算のちととなった入力値にＸ値が含ま
れているとき、前記Ｘ値の入力値に付随する論理要素の
識別情報と前記演算結果とを合わせて前記論理要素の出
力値とする手段と、 シミュレーション結果の出力時、Ｉ１１記論理要素の識
別情報を合わせて出力する手段とを有する。
トし、その結果を出力する論理検証装置において、 前記論理回路を構成する各論理要素の出力値を求めるシ
ミュレーション中の演算において演算結果にＸ値が含ま
れ且つ演算のもととなった入力値にＸ値が含まれていな
いとき、演算対象とした論理要素の識別情報と前記Ｘ値
とを合わせて前記論理要素の出力値とし、演算結果にＸ
値が含まれ且つ演算のちととなった入力値にＸ値が含ま
れているとき、前記Ｘ値の入力値に付随する論理要素の
識別情報と前記演算結果とを合わせて前記論理要素の出
力値とする手段と、 シミュレーション結果の出力時、Ｉ１１記論理要素の識
別情報を合わせて出力する手段とを有する。
〔作用〕 。
入力値が変化した論理要素の出力値を求める演算を行っ
た結果、入力値にＸ値が含まれていないにもかかわらず
、出力値にＸ値が含まれることとなった場合、その論理
要素がＸ値の発生源として検知され、以後、このＸ値は
その発生源の論理要素の識別情報が付加されて伝播され
る。そして、シミュレーション結果の出力時、出力値が
、Ｘ値ならそれに付随する識別情報つまりそのＸ値の発
生源が合わせて出力される。
た結果、入力値にＸ値が含まれていないにもかかわらず
、出力値にＸ値が含まれることとなった場合、その論理
要素がＸ値の発生源として検知され、以後、このＸ値は
その発生源の論理要素の識別情報が付加されて伝播され
る。そして、シミュレーション結果の出力時、出力値が
、Ｘ値ならそれに付随する識別情報つまりそのＸ値の発
生源が合わせて出力される。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例の機能ブロック図である０本
実施例の論理検証装置が第２図の従来例と相違するとこ
ろは、演算部３の演算結果中にＸ値が含まれているか否
かを判定し、含まれていないときはその演算結果を出力
値すとして出力値伝播部６に加え、含まれているときは
その演算結果と入力値とを出力する演算結果判定部４と
、この演算結果判定部４から出力されたＸ値を含む演算
結果と入力値とを入力情報とし、ｘ＋１が得られること
となった入力値中にＸ（ｌｉ！が含まれていないときは
、そのＸ値を発生することとなった今回の回路要素の識
別情ｉｔ！ （例えば回路要素の特定名称。
実施例の論理検証装置が第２図の従来例と相違するとこ
ろは、演算部３の演算結果中にＸ値が含まれているか否
かを判定し、含まれていないときはその演算結果を出力
値すとして出力値伝播部６に加え、含まれているときは
その演算結果と入力値とを出力する演算結果判定部４と
、この演算結果判定部４から出力されたＸ値を含む演算
結果と入力値とを入力情報とし、ｘ＋１が得られること
となった入力値中にＸ（ｌｉ！が含まれていないときは
、そのＸ値を発生することとなった今回の回路要素の識
別情ｉｔ！ （例えば回路要素の特定名称。
要素番号等）をそのＸ値を示す演算結果に付加したもの
を出力値Ｃとして出力値伝播部６に渡し、Ｘ値が得られ
るもととなった入力値にＸ値が既に含まれているときは
、そのＸ値をとる人力値に付随している回路要素識別情
報を上記のＸ値を示す演算結果に付加したものを出力値
Ｃとして出力値伝播部６に渡すＸ値出力作成部５とを設
け、更に結果表示部８は、出力・値がＸ値のとき、その
Ｘ値に付随する回路要素の識別情報も合わせて表示する
ように構成されている点にある。
を出力値Ｃとして出力値伝播部６に渡し、Ｘ値が得られ
るもととなった入力値にＸ値が既に含まれているときは
、そのＸ値をとる人力値に付随している回路要素識別情
報を上記のＸ値を示す演算結果に付加したものを出力値
Ｃとして出力値伝播部６に渡すＸ値出力作成部５とを設
け、更に結果表示部８は、出力・値がＸ値のとき、その
Ｘ値に付随する回路要素の識別情報も合わせて表示する
ように構成されている点にある。
第１図において、シミュレーションモデル作成部１は、
回路記述情報ａを人力してシミュレーションモデルを作
成する。シミニレ−シラン起動部２は上記の作成された
シミュレーションモデルをロードし、シミュレーション
を開始させる為に演算部３を起動する。演算部３は起動
されると、テストデークに対してシミュレーションモデ
ルの動作をシミュレートする為の演算を開始する。即ち
演算部３は、入力値の変化したシミュレーションモデル
内の回路要素の出力値を求める演算を行い、その演算結
果を演算結果判定部４へ送る。
回路記述情報ａを人力してシミュレーションモデルを作
成する。シミニレ−シラン起動部２は上記の作成された
シミュレーションモデルをロードし、シミュレーション
を開始させる為に演算部３を起動する。演算部３は起動
されると、テストデークに対してシミュレーションモデ
ルの動作をシミュレートする為の演算を開始する。即ち
演算部３は、入力値の変化したシミュレーションモデル
内の回路要素の出力値を求める演算を行い、その演算結
果を演算結果判定部４へ送る。
演算結果判定部４は、演算部３から渡された演算結果に
Ｘ（ｌｌ！が含まれていなければ、その演算結果を出力
値すとして出力値伝播部６へ送り、含まれていれば、そ
の演算結果と入力値をＸ値出力作成部５へ送る。
Ｘ（ｌｌ！が含まれていなければ、その演算結果を出力
値すとして出力値伝播部６へ送り、含まれていれば、そ
の演算結果と入力値をＸ値出力作成部５へ送る。
Ｘ値出力作成部５は、演算結果判定部４から渡された入
力値にＸ値が含まれそいなければ、演算結果中のＸ値と
前記回路要素を特定する識別情報とを合わせて出力値Ｃ
として出力値伝播部６へ送る０反対に、入力値にＸ値が
含まれていれば、入力値のＸ値に付随している回路要素
の識別情報と渡された演算結果を組にして出力値Ｃとし
て出力値伝播部６へ送る。
力値にＸ値が含まれそいなければ、演算結果中のＸ値と
前記回路要素を特定する識別情報とを合わせて出力値Ｃ
として出力値伝播部６へ送る０反対に、入力値にＸ値が
含まれていれば、入力値のＸ値に付随している回路要素
の識別情報と渡された演算結果を組にして出力値Ｃとし
て出力値伝播部６へ送る。
出力値伝播部６は、演算結果判定部４またはＸ値出力作
成部５から出力値を受取ると、この出力値を前記回路要
素の出力光へ入力値として伝播させ、その出力光の回路
要素を次に演算゛すべき回路要素として登録する０次に
、シミュレーション終了判断部７により所定のシミュレ
ーション時間が経過したか否かを判断し、未だ経過して
いなければ演算部３に対しシミュレーション続行指示ｄ
を出す、これにより演算部３は出力値伝播部６により登
録された回路要素を含む回路要素中に入力値の変化した
回路要素があれば、上述した演算を繰り返す、また、シ
ミュレーシタン終了判断部７により所定のシミュレーシ
ョン時間が経過したと判断したときは、結果表示部８を
起動する。これに応答して結果表示部８は、シミニレ−
ジョン結果をＣＲＴ等の表示装置に出力する。このとき
結果表示部８は、出力値がＸ値ならそれに付随している
回路要素の識別番号を合わせて表示する。
成部５から出力値を受取ると、この出力値を前記回路要
素の出力光へ入力値として伝播させ、その出力光の回路
要素を次に演算゛すべき回路要素として登録する０次に
、シミュレーション終了判断部７により所定のシミュレ
ーション時間が経過したか否かを判断し、未だ経過して
いなければ演算部３に対しシミュレーション続行指示ｄ
を出す、これにより演算部３は出力値伝播部６により登
録された回路要素を含む回路要素中に入力値の変化した
回路要素があれば、上述した演算を繰り返す、また、シ
ミュレーシタン終了判断部７により所定のシミュレーシ
ョン時間が経過したと判断したときは、結果表示部８を
起動する。これに応答して結果表示部８は、シミニレ−
ジョン結果をＣＲＴ等の表示装置に出力する。このとき
結果表示部８は、出力値がＸ値ならそれに付随している
回路要素の識別番号を合わせて表示する。
以上説明したように、本発明は、シミュレーション中に
Ｘ値が発生した場合、その発生源を示す回路要素の識別
情報を付加してそのＸ値を伝播させ、シミュレーション
結果の出力時、出力値がＸ値であればそれに付随する回
路要素の識別情報も合わせて出力するので、Ｘ値の発生
源が一目瞭然となる。この結果、Ｘ値の現れた理由の解
明が容易となり、初期値の設定不足やモデルの不備（回
路記述情報の不備）等の洗い出しが掻めて容易となり、
シミュレーション工数の削減、設計初期や途中でのシミ
ュレーションの実行が可能となる。
Ｘ値が発生した場合、その発生源を示す回路要素の識別
情報を付加してそのＸ値を伝播させ、シミュレーション
結果の出力時、出力値がＸ値であればそれに付随する回
路要素の識別情報も合わせて出力するので、Ｘ値の発生
源が一目瞭然となる。この結果、Ｘ値の現れた理由の解
明が容易となり、初期値の設定不足やモデルの不備（回
路記述情報の不備）等の洗い出しが掻めて容易となり、
シミュレーション工数の削減、設計初期や途中でのシミ
ュレーションの実行が可能となる。
第１図は本発明の一実施例の機能ブロック図および、
第２図は従来の論理検証装置の構成図である。
図におい°Ｃ１
■・・・シミュレーションモデル作成部２・・・シミュ
レーション起動部 ３・・・演算部 ４・・・演算結果判定部 ５・・・Ｘ値出力作成部 ６・・・出力値伝播部 ７・・・シミュレーシッン終了判断部 ８・・・結果表示部 ａ・・・回路記述情報 ｂ・・・Ｘ値以外の出力値 Ｃ・・・Ｘ値となる出力値 ｄ・・・シミュレーシジン続行指示
レーション起動部 ３・・・演算部 ４・・・演算結果判定部 ５・・・Ｘ値出力作成部 ６・・・出力値伝播部 ７・・・シミュレーシッン終了判断部 ８・・・結果表示部 ａ・・・回路記述情報 ｂ・・・Ｘ値以外の出力値 Ｃ・・・Ｘ値となる出力値 ｄ・・・シミュレーシジン続行指示
Claims (1)
- 【特許請求の範囲】 回路記述情報で記述された論理回路の動作をシミュレー
トし、その結果を出力する論理検証装置において、 前記論理回路を構成する各論理要素の出力値を求めるシ
ミュレーション中の演算において演算結果に不定値が含
まれ且つ演算のもととなった入力値に不定値が含まれて
いないとき、演算対象とした論理要素の識別情報と前記
不定値とを合わせて前記論理要素の出力値とし、演算結
果に不定値が含まれ且つ演算のもととなった入力値に不
定値が含まれているとき、前記不定値の入力値に付随す
る論理要素の識別情報と前記演算結果とを合わせて前記
論理要素の出力値とする手段と、 シミュレーション結果の出力時、前記論理要素の識別情
報を合わせて出力する手段とを具備したことを特徴とす
る論理検証装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040405A JPH01214943A (ja) | 1988-02-23 | 1988-02-23 | 論理検証装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63040405A JPH01214943A (ja) | 1988-02-23 | 1988-02-23 | 論理検証装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01214943A true JPH01214943A (ja) | 1989-08-29 |
Family
ID=12579752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63040405A Pending JPH01214943A (ja) | 1988-02-23 | 1988-02-23 | 論理検証装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01214943A (ja) |
-
1988
- 1988-02-23 JP JP63040405A patent/JPH01214943A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61110071A (ja) | 論理回路のシミュレーション方法及びシミュレータ | |
| CN110716537B (zh) | 一种仿真测试方法和装置 | |
| Jones et al. | Practical formal verification in microprocessor design | |
| US6832359B2 (en) | Apparatus and method for calculating simulation coverage | |
| US8863054B1 (en) | Innovative verification methodology for deeply embedded computational element | |
| KR20080055913A (ko) | 집적회로 디자인 시뮬레이션을 위한 어써션의 개발 방법 및시스템과 장치 | |
| Roy et al. | A virtual laboratory for computer organisation and logic design (COLDVL) and its utilisation for MOOCs | |
| JPH01214943A (ja) | 論理検証装置 | |
| CN114676064B (zh) | 一种面向硬件语言代码的通用测试系统和方法 | |
| US11120185B2 (en) | Hardware incremental model checking verification | |
| JP2961969B2 (ja) | 論理シミュレーター | |
| JP2003076739A (ja) | 論理検証装置及び方法並びにプログラム | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JPH02294840A (ja) | 論理検証方式 | |
| US5467292A (en) | Logical operation method employing parallel arithmetic unit | |
| JPH09259170A (ja) | 集積回路用セルの波形情報ライブラリ作成装置 | |
| JP2923893B1 (ja) | ハードウェア論理シミュレーション装置 | |
| JP2924392B2 (ja) | マイクロコンピュータシステム | |
| JPH01140347A (ja) | 論理シュミレータ | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| JPH03286376A (ja) | タイミング検証方法とその装置 | |
| JP3110326B2 (ja) | 検証用テストパタン設計装置 | |
| JPH06162126A (ja) | 状態値画面表示方式 | |
| JPH056406A (ja) | スキヤンパス論理検証方式 | |
| JPH0715496B2 (ja) | 論理回路検証方法 |