JPH056406A - スキヤンパス論理検証方式 - Google Patents
スキヤンパス論理検証方式Info
- Publication number
- JPH056406A JPH056406A JP3157305A JP15730591A JPH056406A JP H056406 A JPH056406 A JP H056406A JP 3157305 A JP3157305 A JP 3157305A JP 15730591 A JP15730591 A JP 15730591A JP H056406 A JPH056406 A JP H056406A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- scan path
- expected value
- flip
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 title claims abstract description 26
- 238000004088 simulation Methods 0.000 claims abstract description 98
- 238000000034 method Methods 0.000 claims description 40
- 238000010586 diagram Methods 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【構成】モデル情報格納手段１は、論理回路のシミュレ
ーションモデルと、スキャンパスの配線順序情報と、ス
キャンパスを動作させるための制御信号の情報とが格納
される。シミュレーション制御命令出力手段２は、これ
らの情報をもとに、スキャンパスを動作させる環境を設
定し、スキャンパス上のフリップフロップの状態値を観
測するための制御命令を出力する。シミュレーション実
行手段３は、シミュレーションモデルと上記制御命令と
を入力してシミュレーションを行い、その結果を出力す
る。期待値作成手段４は、スキャンパスの配線順序情報
をもとに、フリップフロップの期待値を作成する。期待
値比較手段５は、シミュレーション結果と期待値とを入
力し、各々のフリップフロップの状態値を比較して不一
致が存在すれば、不一致のフリップフロップに関する情
報を出力する。 【効果】スキャンパスの接続検証の見落しを防ぎ、検証
の効率をあげられる。
ーションモデルと、スキャンパスの配線順序情報と、ス
キャンパスを動作させるための制御信号の情報とが格納
される。シミュレーション制御命令出力手段２は、これ
らの情報をもとに、スキャンパスを動作させる環境を設
定し、スキャンパス上のフリップフロップの状態値を観
測するための制御命令を出力する。シミュレーション実
行手段３は、シミュレーションモデルと上記制御命令と
を入力してシミュレーションを行い、その結果を出力す
る。期待値作成手段４は、スキャンパスの配線順序情報
をもとに、フリップフロップの期待値を作成する。期待
値比較手段５は、シミュレーション結果と期待値とを入
力し、各々のフリップフロップの状態値を比較して不一
致が存在すれば、不一致のフリップフロップに関する情
報を出力する。 【効果】スキャンパスの接続検証の見落しを防ぎ、検証
の効率をあげられる。
Description
【０００１】
【産業上の利用分野】本発明は、論理シミュレータを用
いた論理回路の動作検証を行うスキャンパス論理検証方
式に関する。
いた論理回路の動作検証を行うスキャンパス論理検証方
式に関する。
【０００２】
【従来の技術】従来、この種のスキャンパス論理検証方
式では、回路図上において人手で論理回路の動作検証を
確認していた。論理シミュレータにより確認する場合
も、入力パターン及び期待値の作成、シミュレータに対
する制御命令の作成等は人手で行っていた。
式では、回路図上において人手で論理回路の動作検証を
確認していた。論理シミュレータにより確認する場合
も、入力パターン及び期待値の作成、シミュレータに対
する制御命令の作成等は人手で行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のスキャ
ンパス論理検証方式では、人手作業の占る割合が大きい
ため、検証の対象となる論理回路の規模が大きくなる
と、見落しが増加し、検証の能率が低下するというとい
う欠点を有していた。
ンパス論理検証方式では、人手作業の占る割合が大きい
ため、検証の対象となる論理回路の規模が大きくなる
と、見落しが増加し、検証の能率が低下するというとい
う欠点を有していた。
【０００４】本発明の目的は、スキャンパスの接続検証
の見落しを防ぎ、検証の効率をあげることができるスキ
ャンパス論理検証方式を提供することにある。
の見落しを防ぎ、検証の効率をあげることができるスキ
ャンパス論理検証方式を提供することにある。
【０００５】
【課題を解決するための手段】第１の発明のスキャンパ
ス論理検証方式は、スキャンパスを有する論理回路のス
キャンパス論理の検証を行うスキャンパス論理検証方式
であって、（Ａ）論理回路のシミュレーションモデル
と、スキャンパスの配線順序と、スキャンパスを動作さ
せるための制御信号の情報とを格納するモデル情報格納
手段、（Ｂ）前記モデル情報格納手段がもつ情報をもと
に、シミュレーションモデル上でスキャンパスを動作さ
せるような環境を設定し、かつシミュレーション中のス
キャンパス上のフリップフロップの状態値を観測するた
めに、制御命令を出力するシミュレーション制御命令出
力手段、（Ｃ）前記モデル情報格納手段に格納された論
理回路のシミュレーションモデルと、前記シミュレーシ
ョン制御命令出力手段が出力した制御命令とを入力し、
論理回路のシミュレーションを行い、シミュレーション
結果を出力するシミュレーション実行手段、（Ｄ）前記
モデル情報格納手段がもつスキャンパスの配線順序をも
とに、シミュレーション中の時刻におけるスキャンパス
上のフリップフロップの期待値を作成する期待値作成手
段、（Ｅ）前記シミュレーション実行手段が出力したシ
ミュレーション結果と、前記期待値作成手段が出力した
期待値とを入力し、各々のフリップフロップの状態値を
比較して不一致が存在すれば、不一致の存在するフリッ
プフロップに関する情報を出力する期待値比較手段、を
備えて構成されている。
ス論理検証方式は、スキャンパスを有する論理回路のス
キャンパス論理の検証を行うスキャンパス論理検証方式
であって、（Ａ）論理回路のシミュレーションモデル
と、スキャンパスの配線順序と、スキャンパスを動作さ
せるための制御信号の情報とを格納するモデル情報格納
手段、（Ｂ）前記モデル情報格納手段がもつ情報をもと
に、シミュレーションモデル上でスキャンパスを動作さ
せるような環境を設定し、かつシミュレーション中のス
キャンパス上のフリップフロップの状態値を観測するた
めに、制御命令を出力するシミュレーション制御命令出
力手段、（Ｃ）前記モデル情報格納手段に格納された論
理回路のシミュレーションモデルと、前記シミュレーシ
ョン制御命令出力手段が出力した制御命令とを入力し、
論理回路のシミュレーションを行い、シミュレーション
結果を出力するシミュレーション実行手段、（Ｄ）前記
モデル情報格納手段がもつスキャンパスの配線順序をも
とに、シミュレーション中の時刻におけるスキャンパス
上のフリップフロップの期待値を作成する期待値作成手
段、（Ｅ）前記シミュレーション実行手段が出力したシ
ミュレーション結果と、前記期待値作成手段が出力した
期待値とを入力し、各々のフリップフロップの状態値を
比較して不一致が存在すれば、不一致の存在するフリッ
プフロップに関する情報を出力する期待値比較手段、を
備えて構成されている。
【０００６】また、第２の発明のスキャンパス論理検証
方式は、スキャンパスを有する論理回路のスキャンパス
論理の検証を行うスキャンパス論理検証方式であって、
（Ａ）論理回路のシミュレーションモデルと、スキャン
パスの配線順序と、スキャンパスを動作させるための制
御信号の情報とを格納するモデル情報格納手順、（Ｂ）
前記モデル情報格納手順で得られる情報をもとに、シミ
ュレーションモデル上でスキャンパスを動作させるよう
な環境を設定し、かつシミュレーション中のスキャンパ
ス上のフリップフロップの状態値を観測するために、制
御命令を出力するシミュレーション制御命令出力手順、
（Ｃ）前記モデル情報格納手順で得られた論理回路のシ
ミュレーションモデルと、前記シミュレーション制御命
令出力手順で出力された制御命令とを入力し、論理回路
のシミュレーションを行い、シミュレーション結果を出
力するシミュレーション実行手順、（Ｄ）前記モデル情
報格納手順で得られたスキャンパスの配線順序をもと
に、シミュレーション中の時刻におけるスキャンパス上
のフリップフロップの期待値を作成する期待値作成手
順、（Ｅ）前記シミュレーション実行手順で出力された
シミュレーション結果と、前記期待値作成手順で出力さ
れた期待値とを入力し、各々のフリップフロップの状態
値を比較して不一致が存在すれば、不一致の存在するフ
リップフロップに関する情報を出力する期待値比較手
順、を備えて構成されている。
方式は、スキャンパスを有する論理回路のスキャンパス
論理の検証を行うスキャンパス論理検証方式であって、
（Ａ）論理回路のシミュレーションモデルと、スキャン
パスの配線順序と、スキャンパスを動作させるための制
御信号の情報とを格納するモデル情報格納手順、（Ｂ）
前記モデル情報格納手順で得られる情報をもとに、シミ
ュレーションモデル上でスキャンパスを動作させるよう
な環境を設定し、かつシミュレーション中のスキャンパ
ス上のフリップフロップの状態値を観測するために、制
御命令を出力するシミュレーション制御命令出力手順、
（Ｃ）前記モデル情報格納手順で得られた論理回路のシ
ミュレーションモデルと、前記シミュレーション制御命
令出力手順で出力された制御命令とを入力し、論理回路
のシミュレーションを行い、シミュレーション結果を出
力するシミュレーション実行手順、（Ｄ）前記モデル情
報格納手順で得られたスキャンパスの配線順序をもと
に、シミュレーション中の時刻におけるスキャンパス上
のフリップフロップの期待値を作成する期待値作成手
順、（Ｅ）前記シミュレーション実行手順で出力された
シミュレーション結果と、前記期待値作成手順で出力さ
れた期待値とを入力し、各々のフリップフロップの状態
値を比較して不一致が存在すれば、不一致の存在するフ
リップフロップに関する情報を出力する期待値比較手
順、を備えて構成されている。
【０００７】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００８】図１は、本発明のスキャンパス論理検証方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
【０００９】図１に示す本実施例のスキャンパス論理検
証方式は、論理回路のシミュレーションモデルと、スキ
ャンパスの配線順序と、スキャンパスを動作させるため
の制御信号の情報とを格納するモデル情報格納手段１、
モデル情報格納手段１がもつ情報をもとに、シミュレー
ションモデル上でスキャンパスを動作させるような環境
を設定し、かつシミュレーション中のスキャンパス上の
フリップフロップの状態値を観測するために、制御命令
を出力するシミュレーション制御命令出力手段２、モデ
ル情報格納手段１に格納された論理回路のシミュレーシ
ョンモデルと、シミュレーション制御命令出力手段２が
出力した制御命令とを入力し、論理回路のシミュレーシ
ョンを行い、シミュレーション結果を出力するシミュレ
ーション実行手段３、モデル情報格納手段１がもつスキ
ャンパスの配線順序をもとに、シミュレーション中の時
刻におけるスキャンパス上のフリップフロップの期待値
を作成する期待値作成手段４、シミュレーション実行手
段３が出力したシミュレーション結果と、期待値作成手
段４が出力した期待値とを入力し、各々のフリップフロ
ップの状態値を比較して不一致が存在すれば、不一致の
存在するフリップフロップに関する情報を出力する期待
値比較手段５から構成されている。
証方式は、論理回路のシミュレーションモデルと、スキ
ャンパスの配線順序と、スキャンパスを動作させるため
の制御信号の情報とを格納するモデル情報格納手段１、
モデル情報格納手段１がもつ情報をもとに、シミュレー
ションモデル上でスキャンパスを動作させるような環境
を設定し、かつシミュレーション中のスキャンパス上の
フリップフロップの状態値を観測するために、制御命令
を出力するシミュレーション制御命令出力手段２、モデ
ル情報格納手段１に格納された論理回路のシミュレーシ
ョンモデルと、シミュレーション制御命令出力手段２が
出力した制御命令とを入力し、論理回路のシミュレーシ
ョンを行い、シミュレーション結果を出力するシミュレ
ーション実行手段３、モデル情報格納手段１がもつスキ
ャンパスの配線順序をもとに、シミュレーション中の時
刻におけるスキャンパス上のフリップフロップの期待値
を作成する期待値作成手段４、シミュレーション実行手
段３が出力したシミュレーション結果と、期待値作成手
段４が出力した期待値とを入力し、各々のフリップフロ
ップの状態値を比較して不一致が存在すれば、不一致の
存在するフリップフロップに関する情報を出力する期待
値比較手段５から構成されている。
【００１０】次に、動作を説明する。
【００１１】図１において、モデル情報格納手段１は、
モデル情報の参照要求６をうけとり、要求された情報の
種類を判定し、各情報に対応して各種の出力、すなわち
シミュレーションモデル出力、スキャンパス配線順序情
報出力、スキャンパス制御信号情報出力等の出力が行わ
れる。ここに、シミュレーションモデル出力はは、論理
回路の設計データ（例えばネットリスト等）からシミュ
レーションモデルを出力する。スキャンパス配線順序情
報出力は、回路の設計者により指定された、スキャンパ
スにつながるフリップフロップの順序をスキャンパス配
線順序情報として出力する。また、スキャンパス制御信
号情報出力は、回路の設計者により指定された、スキャ
ンパスを動作させるための制御信号の名前と、スキャン
パスを動作させるためにこの信号に設定すべき状態値
と、スキャンパス上のフリップフロップを動作させるク
ロック信号の信号名をスキャンパス制御情報として出力
する。
モデル情報の参照要求６をうけとり、要求された情報の
種類を判定し、各情報に対応して各種の出力、すなわち
シミュレーションモデル出力、スキャンパス配線順序情
報出力、スキャンパス制御信号情報出力等の出力が行わ
れる。ここに、シミュレーションモデル出力はは、論理
回路の設計データ（例えばネットリスト等）からシミュ
レーションモデルを出力する。スキャンパス配線順序情
報出力は、回路の設計者により指定された、スキャンパ
スにつながるフリップフロップの順序をスキャンパス配
線順序情報として出力する。また、スキャンパス制御信
号情報出力は、回路の設計者により指定された、スキャ
ンパスを動作させるための制御信号の名前と、スキャン
パスを動作させるためにこの信号に設定すべき状態値
と、スキャンパス上のフリップフロップを動作させるク
ロック信号の信号名をスキャンパス制御情報として出力
する。
【００１２】また、シミュレーション制御命令出力手段
２は、まずモデル情報格納手段１にスキャンパス配線順
序情報を要求して、これを受け取る。さらに、スキャン
パス制御信号情報を要求し、これを受け取る。次に、ス
キャンパス配線順序情報及びスキャンパス制御信号情報
を参照して、論理シミュレーションにおいて、スキャン
パス上の各フリップフロップに初期値を設定する命令、
スキャンパスの入力端子に、スキャンパス上のフリップ
フロップを伝播させる状態値を設定する命令、スキャン
パスの制御信号にスキャンパスを動作させるための状態
値を設定する命令、及びフリップフロップを動作させる
クロック信号にクロックパルスを設定する命令を作成す
る。そして、スキャンパス配線順序情報を参照して、シ
ミュレーション中にスキャンパス上の各フリップフロッ
プの状態値を観測する命令を作成する。さらに、スキャ
ンパス配線順序情報に含まれたスキャンパス上のフリッ
プフロップの数を計算し、このフリップフロップ数×ク
ロックパルスの周期に相当する時間だけ、シミュレーシ
ョンを行う命令を作成する。そして、上記の各命令を出
力する。
２は、まずモデル情報格納手段１にスキャンパス配線順
序情報を要求して、これを受け取る。さらに、スキャン
パス制御信号情報を要求し、これを受け取る。次に、ス
キャンパス配線順序情報及びスキャンパス制御信号情報
を参照して、論理シミュレーションにおいて、スキャン
パス上の各フリップフロップに初期値を設定する命令、
スキャンパスの入力端子に、スキャンパス上のフリップ
フロップを伝播させる状態値を設定する命令、スキャン
パスの制御信号にスキャンパスを動作させるための状態
値を設定する命令、及びフリップフロップを動作させる
クロック信号にクロックパルスを設定する命令を作成す
る。そして、スキャンパス配線順序情報を参照して、シ
ミュレーション中にスキャンパス上の各フリップフロッ
プの状態値を観測する命令を作成する。さらに、スキャ
ンパス配線順序情報に含まれたスキャンパス上のフリッ
プフロップの数を計算し、このフリップフロップ数×ク
ロックパルスの周期に相当する時間だけ、シミュレーシ
ョンを行う命令を作成する。そして、上記の各命令を出
力する。
【００１３】次に、シミュレーション実行手段３は、モ
デル情報格納手段１が出力したシミュレーションモデル
を入力し、シミュレーション及び信号の状態値の観測を
行い、観測した状態値を出力する。
デル情報格納手段１が出力したシミュレーションモデル
を入力し、シミュレーション及び信号の状態値の観測を
行い、観測した状態値を出力する。
【００１４】次に、期待値作成手段４は、モデル情報格
納手段１にスキャンパス配線順序情報を要求して受け取
る。次に、シミュレーション制御命令出力手段２が出力
した命令を入力し、シミュレーションにおいてスキャン
パス上のフリップフロップに設定された初期値及び、ス
キャンパス入力端子に設定された状態値を得る。そし
て、スキャンパス配線順序情報を参照して、シミュレー
ションにおいて、クロック信号に入力するクロックパル
スの１周期ごとに、スキャンパス上の各々のフリップフ
ロップの値が、そのフリップフロップの出力からスキャ
ンパスによって接続された次のフリップフロップに伝播
するものとして、スキャンパス上のフリップフロップに
設定する初期値と、スキャンパス入力端子に設定する状
態値とを元に、クロックパルスの１周期ごとにおけるス
キャンパス上のフリップフロップの期待値を作成して出
力する。
納手段１にスキャンパス配線順序情報を要求して受け取
る。次に、シミュレーション制御命令出力手段２が出力
した命令を入力し、シミュレーションにおいてスキャン
パス上のフリップフロップに設定された初期値及び、ス
キャンパス入力端子に設定された状態値を得る。そし
て、スキャンパス配線順序情報を参照して、シミュレー
ションにおいて、クロック信号に入力するクロックパル
スの１周期ごとに、スキャンパス上の各々のフリップフ
ロップの値が、そのフリップフロップの出力からスキャ
ンパスによって接続された次のフリップフロップに伝播
するものとして、スキャンパス上のフリップフロップに
設定する初期値と、スキャンパス入力端子に設定する状
態値とを元に、クロックパルスの１周期ごとにおけるス
キャンパス上のフリップフロップの期待値を作成して出
力する。
【００１５】最後に、期待値比較手段５は、シミュレー
ション実行手段３が出力したシミュレーション結果を入
力し、期待値作成手段４が出力した期待値を入力する。
そして、シミュレーション結果と期待値とを比較し、一
致すればなにもせずに終了し、不一致の場合は、状態値
が不一致であったフリップフロップの信号名を出力す
る。
ション実行手段３が出力したシミュレーション結果を入
力し、期待値作成手段４が出力した期待値を入力する。
そして、シミュレーション結果と期待値とを比較し、一
致すればなにもせずに終了し、不一致の場合は、状態値
が不一致であったフリップフロップの信号名を出力す
る。
【００１６】このように、スキャンパスの論理接続を確
認するためのシミュレーションの制御命令と、シミュレ
ーション結果の期待値を自動作成し、シミュレーション
結果と期待値とを比較することにより、スキャンパスの
接続検証の見落しを防ぎ、検証の効率をあげることがで
きる。
認するためのシミュレーションの制御命令と、シミュレ
ーション結果の期待値を自動作成し、シミュレーション
結果と期待値とを比較することにより、スキャンパスの
接続検証の見落しを防ぎ、検証の効率をあげることがで
きる。
【００１７】次に、図２に示すスキャンパスの構成例を
用いて具体的に動作を説明する。
用いて具体的に動作を説明する。
【００１８】図２において、スキャンパスの構成は、ス
キャンパスの制御信号入力端子１５に状態値“１”が設
定されたとき、スキャンパスが動作するものとする。
キャンパスの制御信号入力端子１５に状態値“１”が設
定されたとき、スキャンパスが動作するものとする。
【００１９】モデル情報格納手段１は、スキャンパスを
もつ論理回路のネットリスト及び、回路の設計者により
指定されたスキャンパスの接続順序、すなわち「スキャ
ンパス入力端子１４，レジスタ１１，レジスタ１２，レ
ジスタ１３，スキャンパス出力端子１７」の順序、スキ
ャンパスの制御信号、スキャンパスを動作させるための
制御信号の状態値“１”、フリップフロップを動作させ
るためのクロック信号についての情報を格納し、要求に
応じてこれらの情報を出力する。
もつ論理回路のネットリスト及び、回路の設計者により
指定されたスキャンパスの接続順序、すなわち「スキャ
ンパス入力端子１４，レジスタ１１，レジスタ１２，レ
ジスタ１３，スキャンパス出力端子１７」の順序、スキ
ャンパスの制御信号、スキャンパスを動作させるための
制御信号の状態値“１”、フリップフロップを動作させ
るためのクロック信号についての情報を格納し、要求に
応じてこれらの情報を出力する。
【００２０】次に、シミュレーション制御命令出力手段
２は、モデル情報格納手段１から、スキャンパス配線順
序「スキャンパス入力端子１４，レジスタ１１，レジス
タ１２，レジスタ１３，スキャンパス出力端子１７」及
び、スキャンパスの制御信号としてスキャンパスを動作
させるために設定する状態値“１”を入力し、フリップ
フロップを動作させるためのクロック信号をクロック入
力端子１６に入力する。そして、この情報をもとに、あ
らかじめ定められたスキャンパス上を伝播させる状態値
として“１”を設定し、各フリップフロップの初期値と
してレジスタ１１から出力される信号１８に“０”、レ
ジスタ１２から出力される信号１９に“０”、レジスタ
１３から出力される信号２０に“０”、スキャンパスを
動作させるための環境設定としてスキャンパス制御信号
に“１”を設定し、クロック端子にクロックパレルを設
定する命令を作成する。
２は、モデル情報格納手段１から、スキャンパス配線順
序「スキャンパス入力端子１４，レジスタ１１，レジス
タ１２，レジスタ１３，スキャンパス出力端子１７」及
び、スキャンパスの制御信号としてスキャンパスを動作
させるために設定する状態値“１”を入力し、フリップ
フロップを動作させるためのクロック信号をクロック入
力端子１６に入力する。そして、この情報をもとに、あ
らかじめ定められたスキャンパス上を伝播させる状態値
として“１”を設定し、各フリップフロップの初期値と
してレジスタ１１から出力される信号１８に“０”、レ
ジスタ１２から出力される信号１９に“０”、レジスタ
１３から出力される信号２０に“０”、スキャンパスを
動作させるための環境設定としてスキャンパス制御信号
に“１”を設定し、クロック端子にクロックパレルを設
定する命令を作成する。
【００２１】さらに、シミュレーション制御命令出力手
段２は、スキャンパス上の、スキャンパス入力端子１４
に入力される信号，信号１８〜２０，スキャンパス出力
端子１７から出力される信号の状態値を観測する命令を
作成する。そして、スキャンパス上のフリップフロップ
数である３回分クロック数が入力される時間だけ、シミ
ュレーションを実行する命令を作成し、作成した命令を
シミュレーション実行手段３及び期待値作成手段４に出
力する。
段２は、スキャンパス上の、スキャンパス入力端子１４
に入力される信号，信号１８〜２０，スキャンパス出力
端子１７から出力される信号の状態値を観測する命令を
作成する。そして、スキャンパス上のフリップフロップ
数である３回分クロック数が入力される時間だけ、シミ
ュレーションを実行する命令を作成し、作成した命令を
シミュレーション実行手段３及び期待値作成手段４に出
力する。
【００２２】次に、シミュレーション実行手段３は、モ
デル情報格納手段１が出力したシミュレーションモデル
と、シミュレーション制御命令出力手段２が作成した命
令を入力し、命令に従ってシミュレーションを実行し、
シミュレーション中に観測したスキャンパス上の信号の
状態値をシミュレーション結果として出力する。
デル情報格納手段１が出力したシミュレーションモデル
と、シミュレーション制御命令出力手段２が作成した命
令を入力し、命令に従ってシミュレーションを実行し、
シミュレーション中に観測したスキャンパス上の信号の
状態値をシミュレーション結果として出力する。
【００２３】次に、期待値作成手段４は、モデル情報格
納手段１からスキャンパスの配線順序「スキャンパス入
力端子１４，レジスタ１１，レジスタ１２，レジスタ１
３，スキャンパス出力端子１７」の順序を入力し、シミ
ュレーション制御命令出力手段２が出力した命令を入力
して、前記の配線順序に記述された各信号の初期状態値
が順に、“１”，“０”，“０”，“０”，“０”であ
ることを求め、次のクロックサイクルでは“１”，
“１”，“０”，“０”，“０”であり、さらに次のク
ロックサイクルでは“１”，“１”，“１”，“０”，
“０”というように、１クロックサイクルごとに、スキ
ャンパス上のフリップフロップの状態値が次のフリップ
フロップに伝播するものとして、期待値を作成し、出力
する。
納手段１からスキャンパスの配線順序「スキャンパス入
力端子１４，レジスタ１１，レジスタ１２，レジスタ１
３，スキャンパス出力端子１７」の順序を入力し、シミ
ュレーション制御命令出力手段２が出力した命令を入力
して、前記の配線順序に記述された各信号の初期状態値
が順に、“１”，“０”，“０”，“０”，“０”であ
ることを求め、次のクロックサイクルでは“１”，
“１”，“０”，“０”，“０”であり、さらに次のク
ロックサイクルでは“１”，“１”，“１”，“０”，
“０”というように、１クロックサイクルごとに、スキ
ャンパス上のフリップフロップの状態値が次のフリップ
フロップに伝播するものとして、期待値を作成し、出力
する。
【００２４】そして、期待値比較手段５は、シミュレー
ション実行手段３が出力したシミュレーション結果と、
期待値作成手段４が出力した期待値とを入力し、両者を
比較して、もし不一致があれば、不一致のあったフリッ
プフロップの信号名を出力する。
ション実行手段３が出力したシミュレーション結果と、
期待値作成手段４が出力した期待値とを入力し、両者を
比較して、もし不一致があれば、不一致のあったフリッ
プフロップの信号名を出力する。
【００２５】
【発明の効果】以上説明したように、本発明のスキャン
パス論理検証方式は、スキャンパスの論理接続を確認す
るためのシミュレーションの制御命令と、シミュレーシ
ョン結果の期待値を自動作成し、シミュレーション結果
と期待値とを比較することにより、スキャンパスの接続
検証の見落しを防ぎ、検証の効率をあげることができる
という効果を有している。
パス論理検証方式は、スキャンパスの論理接続を確認す
るためのシミュレーションの制御命令と、シミュレーシ
ョン結果の期待値を自動作成し、シミュレーション結果
と期待値とを比較することにより、スキャンパスの接続
検証の見落しを防ぎ、検証の効率をあげることができる
という効果を有している。
【図１】本発明のスキャンパス論理検証方式の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】本実施例のスキャンパス論理検証方式における
動作の一例を示すための説明図である。
動作の一例を示すための説明図である。
１ モデル情報格納手段
２ シミュレーション制御命令出力手段
３ シミュレーション実行手段
４ 期待値作成手段
５ 期待値比較手段
６ モデル情報の参照要求
１１〜１３ レジスタ
１４〜１６ 入力端子
１７ 出力端子
１８〜２０ 信号
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所
Ｇ０６Ｆ 11/26 ３１０ 9072−5Ｂ
Claims (2)
- 【請求項１】 スキャンパスを有する論理回路のスキャ
ンパス論理の検証を行うスキャンパス論理検証方式であ
って、（Ａ）論理回路のシミュレーションモデルと、ス
キャンパスの配線順序と、スキャンパスを動作させるた
めの制御信号の情報とを格納するモデル情報格納手段、
（Ｂ）前記モデル情報格納手段がもつ情報をもとに、シ
ミュレーションモデル上でスキャンパスを動作させるよ
うな環境を設定し、かつシミュレーション中のスキャン
パス上のフリップフロップの状態値を観測するために、
制御命令を出力するシミュレーション制御命令出力手
段、（Ｃ）前記モデル情報格納手段に格納された論理回
路のシミュレーションモデルと、前記シミュレーション
制御命令出力手段が出力した制御命令とを入力し、論理
回路のシミュレーションを行い、シミュレーション結果
を出力するシミュレーション実行手段、（Ｄ）前記モデ
ル情報格納手段がもつスキャンパスの配線順序をもと
に、シミュレーション中の時刻におけるスキャンパス上
のフリップフロップの期待値を作成する期待値作成手
段、（Ｅ）前記シミュレーション実行手段が出力したシ
ミュレーション結果と、前記期待値作成手段が出力した
期待値とを入力し、各々のフリップフロップの状態値を
比較して不一致が存在すれば、不一致の存在するフリッ
プフロップに関する情報を出力する期待値比較手段、を
備えたことを特徴とするスキャンパス論理検証方式。 - 【請求項２】 スキャンパスを有する論理回路のスキャ
ンパス論理の検証を行うスキャンパス論理検証方式であ
って、（Ａ）論理回路のシミュレーションモデルと、ス
キャンパスの配線順序と、スキャンパスを動作させるた
めの制御信号の情報とを格納するモデル情報格納手順、
（Ｂ）前記モデル情報格納手順で得られる情報をもと
に、シミュレーションモデル上でスキャンパスを動作さ
せるような環境を設定し、かつシミュレーション中のス
キャンパス上のフリップフロップの状態値を観測するた
めに、制御命令を出力するシミュレーション制御命令出
力手順、（Ｃ）前記モデル情報格納手順で得られた論理
回路のシミュレーションモデルと、前記シミュレーショ
ン制御命令出力手順で出力された制御命令とを入力し、
論理回路のシミュレーションを行い、シミュレーション
結果を出力するシミュレーション実行手順、（Ｄ）前記
モデル情報格納手順で得られたスキャンパスの配線順序
をもとに、シミュレーション中の時刻におけるスキャン
パス上のフリップフロップの期待値を作成する期待値作
成手順、（Ｅ）前記シミュレーション実行手順で出力さ
れたシミュレーション結果と、前記期待値作成手順で出
力された期待値とを入力し、各々のフリップフロップの
状態値を比較して不一致が存在すれば、不一致の存在す
るフリップフロップに関する情報を出力する期待値比較
手順、を備えたことを特徴とするスキャンパス論理検証
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157305A JPH056406A (ja) | 1991-06-28 | 1991-06-28 | スキヤンパス論理検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157305A JPH056406A (ja) | 1991-06-28 | 1991-06-28 | スキヤンパス論理検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056406A true JPH056406A (ja) | 1993-01-14 |
Family
ID=15646764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157305A Pending JPH056406A (ja) | 1991-06-28 | 1991-06-28 | スキヤンパス論理検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056406A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002033597A1 (en) * | 2000-10-18 | 2002-04-25 | Advantest Corporation | Electronic device designing supporting apparatus, electronic device designing supporting method, electronic device manufacturing method, and program |
-
1991
- 1991-06-28 JP JP3157305A patent/JPH056406A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002033597A1 (en) * | 2000-10-18 | 2002-04-25 | Advantest Corporation | Electronic device designing supporting apparatus, electronic device designing supporting method, electronic device manufacturing method, and program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100337696B1 (ko) | 모델 검사를 위한 동작 환경을 자동적으로 생성하는 방법 | |
| JPS6063644A (ja) | デイジタル装置の動作のモデリング方法及び装置 | |
| JPS61110071A (ja) | 論理回路のシミュレーション方法及びシミュレータ | |
| WO1999059079A1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| CN116340150B (zh) | 一种基于uvm的可重用的寄存器性能交互验证系统及其应用 | |
| CN120012442B (zh) | 一种通用mcu验证平台的系统级随机验证方法及系统 | |
| CN117332733B (zh) | 一种定位逻辑系统设计的错误的方法、设备以及存储介质 | |
| JPH056406A (ja) | スキヤンパス論理検証方式 | |
| Gavrilov et al. | Method of mathematical description for digital system blocks logical models | |
| US20030204388A1 (en) | Automated random verification of complex and structurally-variable systems | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| US10210294B1 (en) | System and methods for simulating a circuit design | |
| JP2957016B2 (ja) | ディレー故障シミュレーション方式 | |
| JPH04340173A (ja) | スキャンパス論理検証方式 | |
| Wang et al. | A Rapid Analysis Method for VME Bus Transaction Function in Open-Source IP Cores Based on Signal Transition Graph Model | |
| JP2924222B2 (ja) | 論理シミュレータ | |
| JP2850629B2 (ja) | 論理検証システム | |
| JPH0715496B2 (ja) | 論理回路検証方法 | |
| CN119272675A (zh) | 一种用于验证多模式高速异步接口的方法 | |
| JPS60124745A (ja) | 論理シミュレ−ション方式 | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JPH05314204A (ja) | 論理シミュレーション装置及びテスト回路生成装置 | |
| JPH0863510A (ja) | 論理シミュレーション装置 | |
| JPH06139302A (ja) | 論理検証方式 | |
| Can | Modeling analog chips as if they are digital |