JPH02294840A - 論理検証方式 - Google Patents
論理検証方式Info
- Publication number
- JPH02294840A JPH02294840A JP1117778A JP11777889A JPH02294840A JP H02294840 A JPH02294840 A JP H02294840A JP 1117778 A JP1117778 A JP 1117778A JP 11777889 A JP11777889 A JP 11777889A JP H02294840 A JPH02294840 A JP H02294840A
- Authority
- JP
- Japan
- Prior art keywords
- logic element
- logic
- verification
- discrepancy
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 claims abstract description 29
- 238000004088 simulation Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 5
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理検証方式に関する。
従来の技術による論理検証方式は、発生された検証パタ
ーンで機能レベルと論理レベルのシミュレーションを行
い、出力された両レベルの出力信号とレジスタの結果に
ついて検証するだけであった。
ーンで機能レベルと論理レベルのシミュレーションを行
い、出力された両レベルの出力信号とレジスタの結果に
ついて検証するだけであった。
上述した従来の論理検証方式では、機能レヘルと論理レ
ベルのシミュレーション結果を解析する場合に、シミュ
レーション結果で不一致が発生した検証パターンが存在
しても、そのパターンで不一致が発生した論理素子に影
響する論理素子の出力信号を確認することがてきなかっ
た。そのため、不一致が発生した論理素子に影響を与え
る論理素子の出力信号を確認するために、影響を与える
論理素子のタイムチャート表示の指定を行って再シミュ
レーションを実行しなければならず、解析に時間を費や
した。
ベルのシミュレーション結果を解析する場合に、シミュ
レーション結果で不一致が発生した検証パターンが存在
しても、そのパターンで不一致が発生した論理素子に影
響する論理素子の出力信号を確認することがてきなかっ
た。そのため、不一致が発生した論理素子に影響を与え
る論理素子の出力信号を確認するために、影響を与える
論理素子のタイムチャート表示の指定を行って再シミュ
レーションを実行しなければならず、解析に時間を費や
した。
本発明の論理検証方式は、論理検証を行うモデルの検証
パターンを発生するパターン発生部と、機能レベルのモ
デルをシミュレーションする第１のシミュレーション部
と、論理レベルのモデルをシミュレーションする第２の
シミュレーション部と、前記第１および第２のシミュレ
ーション部によるシミュレーションの結果を解析すると
共に解析結果に不一致のないときは論理検証を終了する
結果解析部と、前記結果解析部で解析された結果により
前記第１および第２のシミュレーションの結果に不一致
があった場合に不一致のあった論理素子に影響するすべ
ての論理素子を求めると共に状態値を表示する論理素子
のないときは論理検証を終了するトレース部と、状態値
を表示する論理素子の指示を次段に入力する論理素子指
示部と、指示された論理素子のファンインとなる論理素
子のすべての状態値を表示する状態値表示部とを備えて
構成される。
パターンを発生するパターン発生部と、機能レベルのモ
デルをシミュレーションする第１のシミュレーション部
と、論理レベルのモデルをシミュレーションする第２の
シミュレーション部と、前記第１および第２のシミュレ
ーション部によるシミュレーションの結果を解析すると
共に解析結果に不一致のないときは論理検証を終了する
結果解析部と、前記結果解析部で解析された結果により
前記第１および第２のシミュレーションの結果に不一致
があった場合に不一致のあった論理素子に影響するすべ
ての論理素子を求めると共に状態値を表示する論理素子
のないときは論理検証を終了するトレース部と、状態値
を表示する論理素子の指示を次段に入力する論理素子指
示部と、指示された論理素子のファンインとなる論理素
子のすべての状態値を表示する状態値表示部とを備えて
構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成を示す流れ図である。
パターン発生部１では、検証を行うモデルの検証パター
ンを発生する。第１のシミュレーション部２では、パタ
ーン発生部１で発生した検証パターンを入力信号にセッ
トして機能レベルモデルのシミュレーションを行い、出
力信号の状態値を出力する。一方、第２のシミュレーシ
ョン部３では、検証パターンを入力信号にセツ｝−Ｌて
論理レベルモデルのシミュレーションを行い、出力信号
の状態値を出力する。
ンを発生する。第１のシミュレーション部２では、パタ
ーン発生部１で発生した検証パターンを入力信号にセッ
トして機能レベルモデルのシミュレーションを行い、出
力信号の状態値を出力する。一方、第２のシミュレーシ
ョン部３では、検証パターンを入力信号にセツ｝−Ｌて
論理レベルモデルのシミュレーションを行い、出力信号
の状態値を出力する。
結果解析部４では、第１のシミュレーション部２及び第
２のシミュレーション部３から出力された出力信号の状
態値を解析して、不一致の存在した論理素子を表示し、
不一致の存在しない場合は論理検証を終了する。
２のシミュレーション部３から出力された出力信号の状
態値を解析して、不一致の存在した論理素子を表示し、
不一致の存在しない場合は論理検証を終了する。
トレース部５では、不一致の存在した論理素子に関して
機能レベル及び論理レベルの各々のモデルでファンイン
トレースを行い、不一致が存在した論理素子に影響する
すべての論理素子名を求める。論理素子指示部６では、
解析を指定する論理素子名を状態値表示部７に入力し、
解析を指定しない論理素子名の場合は論理検証を終了す
る。
機能レベル及び論理レベルの各々のモデルでファンイン
トレースを行い、不一致が存在した論理素子に影響する
すべての論理素子名を求める。論理素子指示部６では、
解析を指定する論理素子名を状態値表示部７に入力し、
解析を指定しない論理素子名の場合は論理検証を終了す
る。
状態値表示部７では、論理素子指示部６で指定された論
理素子へ入力となるすべての論理素子の状態値を表示す
ると共に論理素子指示部６に戻す。
理素子へ入力となるすべての論理素子の状態値を表示す
ると共に論理素子指示部６に戻す。
かようにして論理素子指定部６の指定する論理素子名が
なくなるまで論理検証を行う。
なくなるまで論理検証を行う。
以上説明したように本発明は、論理検証中において不一
致が発生した論理素子を指定することにより、不一致が
発生した論理素子の解析が可能となり、効率的に検証を
行うことができるという効果がある。
致が発生した論理素子を指定することにより、不一致が
発生した論理素子の解析が可能となり、効率的に検証を
行うことができるという効果がある。
第１図は本発明の一実施例の構成を示す流れ図。
１・・・パターン発生部、２・・・第１のシミュレーシ
ョン部、３・・・第２のシミュレーション部、４・・・
結果解析部、５・・・トレース部、６・・・論理素子指
示部、７・・・状態値指示部。
ョン部、３・・・第２のシミュレーション部、４・・・
結果解析部、５・・・トレース部、６・・・論理素子指
示部、７・・・状態値指示部。
Claims (1)
- 論理検証を行うモデルの検証パターンを発生するパター
ン発生部と、機能レベルのモデルをシミュレーションす
る第１のシミュレーション部と、論理レベルのモデルを
シミュレーションする第２のシミュレーション部と、前
記第１および第２のシミュレーション部によるシミュレ
ーションの結果を解析すると共に解析結果に不一致のな
いときは論理検証を終了する結果解析部と、前記結果解
析部で解析された結果により前記第１および第２のシミ
ュレーションの結果に不一致があった場合に不一致のあ
った論理素子に影響するすべての論理素子を求めると共
に状態値を表示する論理素子のないときは論理検証を終
了するトレース部と、状態値を表示する論理素子の指示
を次段に入力する論理素子指示部と、指示された論理素
子のファンインとなる論理素子のすべての状態値を表示
する状態値表示部とを備えて成ることを特徴とする論理
検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117778A JPH02294840A (ja) | 1989-05-10 | 1989-05-10 | 論理検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1117778A JPH02294840A (ja) | 1989-05-10 | 1989-05-10 | 論理検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294840A true JPH02294840A (ja) | 1990-12-05 |
Family
ID=14720091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1117778A Pending JPH02294840A (ja) | 1989-05-10 | 1989-05-10 | 論理検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02294840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328684A (ja) * | 1991-04-27 | 1992-11-17 | Pfu Ltd | シミュレーション・システム |
-
1989
- 1989-05-10 JP JP1117778A patent/JPH02294840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328684A (ja) * | 1991-04-27 | 1992-11-17 | Pfu Ltd | シミュレーション・システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jephson et al. | A three-value computer design verification system | |
| WO1999059079A1 (en) | System and method for identifying finite state machines and verifying circuit designs | |
| Jou et al. | Coverage analysis techniques for hdl design validation | |
| JPH02294840A (ja) | 論理検証方式 | |
| US5910901A (en) | Logic simulator | |
| JP3212157B2 (ja) | 論理回路検証装置 | |
| CA1212770A (en) | Method for propagating unknown digital values in a hardware based complex circuit simulation system | |
| JP2525913Y2 (ja) | Ｌｓｉ論理シミュレーション装置 | |
| Duckworth | Integrating CAE tools into computer engineering courses | |
| ROY CHOWDHURY et al. | Modelling and simulation of combinational digital circuits using Petri nets | |
| JP2924080B2 (ja) | 論理シミュレーション支援システム | |
| JPH02212944A (ja) | 論理シミュレーション方式 | |
| JP2907060B2 (ja) | デバッグ装置 | |
| JPH03157781A (ja) | 論理回路検証方式 | |
| JPH03257586A (ja) | 論理回路のタイミングシミュレーション方式 | |
| JPH01214943A (ja) | 論理検証装置 | |
| JPH0314180A (ja) | 論理シミュレーション方式 | |
| JP2002243803A (ja) | 半導体集積回路試験用プログラムのデバッグ方法及び装置並びに半導体集積回路試験用プログラムのデバッグプログラム | |
| JPH05314204A (ja) | 論理シミュレーション装置及びテスト回路生成装置 | |
| Page | Vantage Spreadsheet-a new approach to VHDL simulation | |
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| JPH04260939A (ja) | 故障シミュレーション装置 | |
| JPH01140347A (ja) | 論理シュミレータ | |
| JPH04174075A (ja) | 論理回路シミュレーション方式 | |
| JPH05233745A (ja) | Ａｓｉｃ用シミュレーション結果表示装置 |