JPH01215048A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01215048A JPH01215048A JP63041068A JP4106888A JPH01215048A JP H01215048 A JPH01215048 A JP H01215048A JP 63041068 A JP63041068 A JP 63041068A JP 4106888 A JP4106888 A JP 4106888A JP H01215048 A JPH01215048 A JP H01215048A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- onto
- input
- bottom plate
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、特に高周波用半導体装
置に使用されるがパッケージに関するものである。
置に使用されるがパッケージに関するものである。
第２図（ａ）〜（ｅ）は従来の高周波半導体装置を示す
図で、第２図（ａ）は平面図、第２図（ｂ）は正面図、
第２図（Ｃ）は側面図で、第２１１（ｂ）、（Ｃ）はい
ずれも中心から右半分を断面としたものである。第２図
において、１はセラミックの底板（絶縁基板）、２はこ
の底板１の上面の周縁部に設けられたセラミックの側壁
、３Ｃは相対する側壁２の外側および上端部にメタライ
ズにより形成された金属膜、３ｄは前記底板１の上部主
面、側面、および下部主面に連続してメタライズにより
形成された接地用配線である。金属膜３ｃおよび接地用
配線３ｄは、例えばタングステンなどの材料にニッケル
、金メツキを施した金属膜である。４は前記金属膜３Ｃ
および接地用配線３ｄの設けられた側面と直交する側の
底板１の上面、下面および側面にメタライズにより形成
された入出力用配線である。入出力用配線４は金属膜３
ｃ、接地用配線３ｄと同じ材料で形成される。５は前記
金属膜３Ｃと同じ材料でそれに連通して側壁２の上面に
設けられた蓋シール用金属膜、６は前記接地用配線３ｄ
の底部にろう付けされた接地用リード端子、７は前記入
出力用配線４の底部にろう付けされた入出力用リード端
子である７両リード端子６，７は金属、例えばコバール
などの材料が使用される。８は半導体素子で、たとえば
ガリウムヒ素電界効果トランジスタ（以下ＧａＡｓＦＥ
Ｔと称する）が使用され、９は前記ＧａＡｓＦＥＴ８と
接地用配線３ｄ、入出力用配線４を接続する金属細線で
ある。１０は前記側壁２の上面上に蓋シール用金属膜５
を介してろう付けされる蓋である。
図で、第２図（ａ）は平面図、第２図（ｂ）は正面図、
第２図（Ｃ）は側面図で、第２１１（ｂ）、（Ｃ）はい
ずれも中心から右半分を断面としたものである。第２図
において、１はセラミックの底板（絶縁基板）、２はこ
の底板１の上面の周縁部に設けられたセラミックの側壁
、３Ｃは相対する側壁２の外側および上端部にメタライ
ズにより形成された金属膜、３ｄは前記底板１の上部主
面、側面、および下部主面に連続してメタライズにより
形成された接地用配線である。金属膜３ｃおよび接地用
配線３ｄは、例えばタングステンなどの材料にニッケル
、金メツキを施した金属膜である。４は前記金属膜３Ｃ
および接地用配線３ｄの設けられた側面と直交する側の
底板１の上面、下面および側面にメタライズにより形成
された入出力用配線である。入出力用配線４は金属膜３
ｃ、接地用配線３ｄと同じ材料で形成される。５は前記
金属膜３Ｃと同じ材料でそれに連通して側壁２の上面に
設けられた蓋シール用金属膜、６は前記接地用配線３ｄ
の底部にろう付けされた接地用リード端子、７は前記入
出力用配線４の底部にろう付けされた入出力用リード端
子である７両リード端子６，７は金属、例えばコバール
などの材料が使用される。８は半導体素子で、たとえば
ガリウムヒ素電界効果トランジスタ（以下ＧａＡｓＦＥ
Ｔと称する）が使用され、９は前記ＧａＡｓＦＥＴ８と
接地用配線３ｄ、入出力用配線４を接続する金属細線で
ある。１０は前記側壁２の上面上に蓋シール用金属膜５
を介してろう付けされる蓋である。
従来の半導体装置は、底板１の上部主面、側面、および
下部主面にメタライズにより設けられた接地用配線３ｃ
、入出力用配線４の部分のインダクタンス成分と接地用
リード端子６または入出力用リード端子７とアースとの
容量によって共振する。
下部主面にメタライズにより設けられた接地用配線３ｃ
、入出力用配線４の部分のインダクタンス成分と接地用
リード端子６または入出力用リード端子７とアースとの
容量によって共振する。
従来の半導体装置は、周波数が高くなった場合に接地用
配線３Ｃと、入出力用配線４のインダクタンス成分の作
用による共振のために、使用可能な周波数は、その共振
周波数以下となり、より高周波化する場合に問題になっ
てくる。
配線３Ｃと、入出力用配線４のインダクタンス成分の作
用による共振のために、使用可能な周波数は、その共振
周波数以下となり、より高周波化する場合に問題になっ
てくる。
また、パッケージの実装時においてパッケージ下面のメ
タライズ部分が、増幅器等を構成する高周波信号線によ
り短絡する場合があった。
タライズ部分が、増幅器等を構成する高周波信号線によ
り短絡する場合があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、接地用配線および入出力用配線のインダク
タンス成分を低減することにより、その共振周波数を高
め使用可能な周波数を高めた半導体装置を得ることを目
的とする。
れたもので、接地用配線および入出力用配線のインダク
タンス成分を低減することにより、その共振周波数を高
め使用可能な周波数を高めた半導体装置を得ることを目
的とする。
（課題を解決するための手段）
この発明に係る半導体装置は、接地用配線および入出力
用配線を前記絶縁基板の一生表面上に形成し、前記各リ
ード端子を前記各配線に導通せしめて前記パッケージの
側壁に設けものである。
用配線を前記絶縁基板の一生表面上に形成し、前記各リ
ード端子を前記各配線に導通せしめて前記パッケージの
側壁に設けものである。
この発明においては、絶縁基板上にメタライズにより形
成された各配線が短縮されることから、各配線によるイ
ンダクタンス成分が低減される。
成された各配線が短縮されることから、各配線によるイ
ンダクタンス成分が低減される。
以下、この発明の一実施例を第１図にしたがって説明す
る。
る。
第１図（ａ）〜（ｃ）はこの発明の半導体装置の一実施
例を示す図で、第１図（ａ）は平面図、第１図（ｂ）は
正面図、第１図（Ｃ）は側面図である。第１図において
、第２図と同一符号は同一部分を示し、３ａは相対する
側壁２の外側、下面、上端部にメタライズにより設けら
れた金属膜、３ｂは前記底板１の上部主面に設けられた
接地用配線である。金属□膜３ａおよび接地用配線３ｂ
は、たとえばタングステンなどの材料が使用される。４
ａは前記金属膜３ａおよび接地用配線３ｂの設けられた
側面と直交する側の底板１の上面にメタライズにより形
成された入出力用配線、４ｂは前記側壁２の下面および
外側面にメタライズにより設けられた接合用金属膜であ
る。
例を示す図で、第１図（ａ）は平面図、第１図（ｂ）は
正面図、第１図（Ｃ）は側面図である。第１図において
、第２図と同一符号は同一部分を示し、３ａは相対する
側壁２の外側、下面、上端部にメタライズにより設けら
れた金属膜、３ｂは前記底板１の上部主面に設けられた
接地用配線である。金属□膜３ａおよび接地用配線３ｂ
は、たとえばタングステンなどの材料が使用される。４
ａは前記金属膜３ａおよび接地用配線３ｂの設けられた
側面と直交する側の底板１の上面にメタライズにより形
成された入出力用配線、４ｂは前記側壁２の下面および
外側面にメタライズにより設けられた接合用金属膜であ
る。
上記実施例によれば、底板１の上部主面にメタライズさ
れた接地用配線３ｂおよび入出力用配線４ａが従来のよ
うに底板１の裏面に延長されているため、第２図の各配
線３ｄ、４よりも短縮されたことにより、インダクタン
ス成分が低減され、共振周波数を従来のものより高くで
きるために、使用周波数の上限を高めることができる。
れた接地用配線３ｂおよび入出力用配線４ａが従来のよ
うに底板１の裏面に延長されているため、第２図の各配
線３ｄ、４よりも短縮されたことにより、インダクタン
ス成分が低減され、共振周波数を従来のものより高くで
きるために、使用周波数の上限を高めることができる。
また、底板１の下面にメタライズ部分が露出しなくなる
ので、パッケージの実装時の高周波信号線による短絡を
なくすことができる。
ので、パッケージの実装時の高周波信号線による短絡を
なくすことができる。
以上説明したようにこの発明は、接地用配線および入出
力用配線を絶縁基板の一生表面上に形成し、各リード端
子を各配線に導通せしめてパッケージの側壁に設けたの
で、高周波領域における使用可能な周波数の上限を高め
ることができ、かつ実装時の短絡不良をなくすことがで
きる半導体装置を得ることができる。
力用配線を絶縁基板の一生表面上に形成し、各リード端
子を各配線に導通せしめてパッケージの側壁に設けたの
で、高周波領域における使用可能な周波数の上限を高め
ることができ、かつ実装時の短絡不良をなくすことがで
きる半導体装置を得ることができる。
第１図（ａ）〜（Ｃ）はこの発明の半導体装置の一実施
例を示す図で、第１図（ａ）は平面図、第１図（ｂ）は
正面図、第１図（Ｃ）は側面図、第２図（ａ）〜（Ｃ）
は従来の半導体装置を示す図で、第２図（ａ）は平面図
、第２図（ｂ）は正面図、第２図（Ｃ）は側面図である
。 図に−おいて、１は底板、２は側壁、３ａは金属膜、３
ｂは接地用配線、４ａは入出力用配線、４ｂは接合用金
属膜、６．７は入出力用リード端子、８は半導体素子、
９は金属細線である。 なお、各図中の同一符号は同一ま′たは相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第１図 （ａ） （Ｃ） 第２図 （ａ）（Ｃ） （ｂ） 手続補正書（自発） １、事件の表示 特願昭６３−４１０６８号２、発
明の名称 半導体装置 ３、補正をする者 代表者志岐守哉 ５、補正の対象 明細書の特許請求の範囲の欄２発明の詳細な説明の欄２
図面の簡単な説明の欄および図画６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第３頁１３行、１９行の［接地用配線３ｃ
Ｊを、［接地用配線３ｄＪと補正する。 （３） 同じく第５頁１９〜２０行の［延長されてい
るため、］を、「延長されていないため、」と補正する
。 （４）同じ（第７頁４〜５行の「６，７は入出力用リー
ド端子、」を、［６は接地用リード端子、７は入出力用
リード端子、］と補正する。 （５）同じく第７頁５行の［９は金属細線である。Ｊの
個所を、１゛９は金属細線、１０は蓋である。１と補正
する。 （６）図面中、第１図（Ｃ）、第２図（ｅ）を別紙のよ
うに補正する。 以 上 ２、特許請求の範囲 絶縁基板上に接地用配線と、入出力用配線とニー半一導
体素子とを備え、前記接地用配線および入出力用配線か
らそれぞれリード端子が導出されてパッケージされた半
導体装置において、前記接地用配線および入出力用配線
を前記絶縁基板の一生表面上に形成し、前記各リード端
子を前記各配線に導通せしめて前記パッケージの側壁に
設けたことを特徴とする半導体装置。 第 （Ｃ） 第２
例を示す図で、第１図（ａ）は平面図、第１図（ｂ）は
正面図、第１図（Ｃ）は側面図、第２図（ａ）〜（Ｃ）
は従来の半導体装置を示す図で、第２図（ａ）は平面図
、第２図（ｂ）は正面図、第２図（Ｃ）は側面図である
。 図に−おいて、１は底板、２は側壁、３ａは金属膜、３
ｂは接地用配線、４ａは入出力用配線、４ｂは接合用金
属膜、６．７は入出力用リード端子、８は半導体素子、
９は金属細線である。 なお、各図中の同一符号は同一ま′たは相当部分を示す
。 代理人 大 岩 増 雄 （外２名）第１図 （ａ） （Ｃ） 第２図 （ａ）（Ｃ） （ｂ） 手続補正書（自発） １、事件の表示 特願昭６３−４１０６８号２、発
明の名称 半導体装置 ３、補正をする者 代表者志岐守哉 ５、補正の対象 明細書の特許請求の範囲の欄２発明の詳細な説明の欄２
図面の簡単な説明の欄および図画６、補正の内容 （１）明細書の特許請求の範囲を別紙のように補正する
。 （２）明細書第３頁１３行、１９行の［接地用配線３ｃ
Ｊを、［接地用配線３ｄＪと補正する。 （３） 同じく第５頁１９〜２０行の［延長されてい
るため、］を、「延長されていないため、」と補正する
。 （４）同じ（第７頁４〜５行の「６，７は入出力用リー
ド端子、」を、［６は接地用リード端子、７は入出力用
リード端子、］と補正する。 （５）同じく第７頁５行の［９は金属細線である。Ｊの
個所を、１゛９は金属細線、１０は蓋である。１と補正
する。 （６）図面中、第１図（Ｃ）、第２図（ｅ）を別紙のよ
うに補正する。 以 上 ２、特許請求の範囲 絶縁基板上に接地用配線と、入出力用配線とニー半一導
体素子とを備え、前記接地用配線および入出力用配線か
らそれぞれリード端子が導出されてパッケージされた半
導体装置において、前記接地用配線および入出力用配線
を前記絶縁基板の一生表面上に形成し、前記各リード端
子を前記各配線に導通せしめて前記パッケージの側壁に
設けたことを特徴とする半導体装置。 第 （Ｃ） 第２
Claims (1)
- 絶縁基板上に接地用配線と、入出力用配線と、前記接
地用配線に接続された半導体素子とを備え、前記接地用
配線および入出力用配線からそれぞれリード端子が導出
されてパッケージされた半導体装置において、前記接地
用配線および入出力用配線を前記絶縁基板の一主表面上
に形成し、前記各リード端子を前記各配線に導通せしめ
て前記パッケージの側壁に設けたことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041068A JPH01215048A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041068A JPH01215048A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01215048A true JPH01215048A (ja) | 1989-08-29 |
Family
ID=12598125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041068A Pending JPH01215048A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01215048A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231356A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 半導体装置 |
-
1988
- 1988-02-24 JP JP63041068A patent/JPH01215048A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231356A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3683241A (en) | Radio frequency transistor package | |
| JPS61251059A (ja) | マイクロ波集積回路パツケ−ジ | |
| US6281756B1 (en) | Transistor with internal matching circuit | |
| EP0930653B1 (en) | High frequency semiconductor device | |
| US5852391A (en) | Microwave/millimeter-wave functional module package | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| KR100326904B1 (ko) | 세라믹패키지내부에밀봉된saw필터 | |
| US6049126A (en) | Semiconductor package and amplifier employing the same | |
| JPH0210756A (ja) | マイクロウェーブ・チップの相互接続及び保護のためのデバイス | |
| GB1127736A (en) | Microwave semiconductor device package | |
| US7339269B2 (en) | High frequency IC package, high frequency unit using high frequency IC package, and manufacturing method thereof | |
| JPH03192801A (ja) | モノリシック・マイクロ波集積回路 | |
| JPH01125959A (ja) | 高周波用パッケージ | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| CA1134489A (en) | High frequency semiconductor device | |
| JPH04162751A (ja) | 高周波半導体装置 | |
| JPH05183310A (ja) | 半導体装置 | |
| JPH08340059A (ja) | 半導体デバイスパッケージングシステム | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPH01283951A (ja) | トランジスタ装置 | |
| JPH0340951B2 (ja) | ||
| JP2001284490A (ja) | 高周波接地構造 | |
| JPH01212456A (ja) | 半導体装置用パッケージ | |
| JPH01165148A (ja) | 半導体装置 |