JPH0121566Y2 - - Google Patents
Info
- Publication number
- JPH0121566Y2 JPH0121566Y2 JP1982131904U JP13190482U JPH0121566Y2 JP H0121566 Y2 JPH0121566 Y2 JP H0121566Y2 JP 1982131904 U JP1982131904 U JP 1982131904U JP 13190482 U JP13190482 U JP 13190482U JP H0121566 Y2 JPH0121566 Y2 JP H0121566Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- chip
- signal terminal
- signal
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、ICチツプを搭載したパツケージを
具える半導体装置に係り、特に静電破壊の防止に
有効なパツケージの端子構造に関する。
具える半導体装置に係り、特に静電破壊の防止に
有効なパツケージの端子構造に関する。
微細加工技術の進展に伴いICの高集積・高密
度化が進み、外部と接続すべき電極数も著しく増
加している。このようなICを搭載するために用
いられるパツケージとしては、たとえば多ピン構
成のフラツトパツケージが経済性に富んでおり、
一般のICからLSIにいたるまで広い範囲で使用さ
れている。これは、一般のパツケージの標準ピン
間隔が100mil（2.54m／ｍ）なのに対して、フラ
ツトパツケージでは50milと半分であり、プリン
ト板への高密度実装が容易なためである。
度化が進み、外部と接続すべき電極数も著しく増
加している。このようなICを搭載するために用
いられるパツケージとしては、たとえば多ピン構
成のフラツトパツケージが経済性に富んでおり、
一般のICからLSIにいたるまで広い範囲で使用さ
れている。これは、一般のパツケージの標準ピン
間隔が100mil（2.54m／ｍ）なのに対して、フラ
ツトパツケージでは50milと半分であり、プリン
ト板への高密度実装が容易なためである。
一方、ICのゲート電極は絶縁性に優れたシリ
コン酸化膜によつて形成されており、信号線を通
してパツケージの外部接続用の信号端子と接続さ
れている。従つて、該信号端子が衣服やプラスチ
ツク容器その他外部の物に接触すると、これによ
つて生じた静電気による高電圧が該ゲート電極に
加わり、場合によつては絶縁破壊を招きIC不良
の原因となる。
コン酸化膜によつて形成されており、信号線を通
してパツケージの外部接続用の信号端子と接続さ
れている。従つて、該信号端子が衣服やプラスチ
ツク容器その他外部の物に接触すると、これによ
つて生じた静電気による高電圧が該ゲート電極に
加わり、場合によつては絶縁破壊を招きIC不良
の原因となる。
ICの高集積化、高密度化とともにゲート絶縁
膜が薄層化されると、その耐圧は下がり、先に述
べた絶縁破壊によるIC不良が一層起こり易くな
る。たとえば、ゲート絶縁膜の膜厚を数百〜
1000Aに薄くしたとき、40〜70V程度の低電圧で
絶縁破壊が生じる。この絶縁破壊はpn接合の絶
縁破壊とは異なり、一度の過電圧の印可により回
復不能となる。即ち、ゲート絶縁膜が破壊されて
導通し、ゲート電極と基板あるいはソース・ドレ
イン電極とが短絡し、トランジスタが動作不良と
なつてしまう。この様な現象は、半導体装置の信
頼性を低下させる原因となる。
膜が薄層化されると、その耐圧は下がり、先に述
べた絶縁破壊によるIC不良が一層起こり易くな
る。たとえば、ゲート絶縁膜の膜厚を数百〜
1000Aに薄くしたとき、40〜70V程度の低電圧で
絶縁破壊が生じる。この絶縁破壊はpn接合の絶
縁破壊とは異なり、一度の過電圧の印可により回
復不能となる。即ち、ゲート絶縁膜が破壊されて
導通し、ゲート電極と基板あるいはソース・ドレ
イン電極とが短絡し、トランジスタが動作不良と
なつてしまう。この様な現象は、半導体装置の信
頼性を低下させる原因となる。
本考案は上記問題点に鑑み、簡単な手段で信号
端子に接続された素子の静電破壊の防止に有効な
半導体装置を得ることを目的とする。
端子に接続された素子の静電破壊の防止に有効な
半導体装置を得ることを目的とする。
上記目的は、搭載されたICチツプの電源電位
線から延長して導出された電源端子と、該ICチ
ツプの信号線から延長して導出された信号端子を
有するパツケージを具えた半導体装置であつて、
該電源端子の最も外側に位置する先端表出部が該
信号端子の表出部より外側に突出して配置されて
いることを特徴とする半導体装置によつて達成さ
れる。
線から延長して導出された電源端子と、該ICチ
ツプの信号線から延長して導出された信号端子を
有するパツケージを具えた半導体装置であつて、
該電源端子の最も外側に位置する先端表出部が該
信号端子の表出部より外側に突出して配置されて
いることを特徴とする半導体装置によつて達成さ
れる。
本考案では、電源端子の先端表出部が信号端子
の表出部より外側になるようにしているので、静
電気をもつ物が信号端子に直接接続しにくく、信
号端子に接触する前に電源端子に接触することに
なる。
の表出部より外側になるようにしているので、静
電気をもつ物が信号端子に直接接続しにくく、信
号端子に接触する前に電源端子に接触することに
なる。
電源端子はICチツプ内の多くの端子に共通に
接続されており、静電気を持つ物が信号端子に接
触する前に接触して高電圧が印加されても電源端
子に接続された多くの素子に印加電圧が分散さ
れ、素子の破壊が起こりにくい。
接続されており、静電気を持つ物が信号端子に接
触する前に接触して高電圧が印加されても電源端
子に接続された多くの素子に印加電圧が分散さ
れ、素子の破壊が起こりにくい。
また、信号端子はICチツプ内の極く限られた
少ない素子のみに接続されているので、静電気を
もつ物が先に信号端子に接触して信号端子と電源
端子間に高電圧が加わると信号端子に接続された
素子が破壊されるが、静電気をもつ物が電源端子
に接触してから信号端子に接触すると信号端子と
電源端子間の電位差がなくなり、信号端子に接続
された素子の破壊は起こらない。
少ない素子のみに接続されているので、静電気を
もつ物が先に信号端子に接触して信号端子と電源
端子間に高電圧が加わると信号端子に接続された
素子が破壊されるが、静電気をもつ物が電源端子
に接触してから信号端子に接触すると信号端子と
電源端子間の電位差がなくなり、信号端子に接続
された素子の破壊は起こらない。
したがつて、本考案によれば静電気による高電
圧が直接信号端子に印加されるのを防ぐことがで
きる。
圧が直接信号端子に印加されるのを防ぐことがで
きる。
以下、本考案の実施例を図面により説明する。
第１図は本考案の実施例を示すフラツトパツケー
ジ型半導体装置の斜視図である。
第１図は本考案の実施例を示すフラツトパツケー
ジ型半導体装置の斜視図である。
ICチツプの搭載されたフラツトパツケージ型
半導体装置１には複数本の外部接続用端子が突出
して設けられている。これらは、該ICチツプの
接地電位線を含む電源電位線から延長して導出さ
れた電源端子２と該ICチツプの信号線から延長
して導出された信号端子３とからなり、電源端子
２を信号端子３より長く突出させたものである。
このような構造とすることにより、外部の物が信
号端子３に接触する前に電源端子２に接触し易く
したものである。
半導体装置１には複数本の外部接続用端子が突出
して設けられている。これらは、該ICチツプの
接地電位線を含む電源電位線から延長して導出さ
れた電源端子２と該ICチツプの信号線から延長
して導出された信号端子３とからなり、電源端子
２を信号端子３より長く突出させたものである。
このような構造とすることにより、外部の物が信
号端子３に接触する前に電源端子２に接触し易く
したものである。
第２図は本考案の他の実施例を示すチツプキヤ
リアパツケージ型半導体装置の平面図、第３図は
第２図のＡ−Ａ断面図である。
リアパツケージ型半導体装置の平面図、第３図は
第２図のＡ−Ａ断面図である。
チツプキヤリアパツケージ４には、中央にIC
チツプ５が搭載され、その周辺に外部接続用の信
号端子６が備えられている。そこで、ICチツプ
５の電源電位線８及び９を該パツケージ４の側面
部１０に被着された導体膜に接続してこれを電源
端子とし、ICチツプ５の信号電位線７を信号端
子６に接続する。このように、電源端子を信号端
子より外側に突出して配置する構造とすることに
より、信号端子に静電荷が蓄積される機会を減少
させて静電破壊の防止に役立てるものである。
チツプ５が搭載され、その周辺に外部接続用の信
号端子６が備えられている。そこで、ICチツプ
５の電源電位線８及び９を該パツケージ４の側面
部１０に被着された導体膜に接続してこれを電源
端子とし、ICチツプ５の信号電位線７を信号端
子６に接続する。このように、電源端子を信号端
子より外側に突出して配置する構造とすることに
より、信号端子に静電荷が蓄積される機会を減少
させて静電破壊の防止に役立てるものである。
なお、本考案は上記実施例のパツケージに限ら
ず他の形状のパツケージ構造を有する半導体装置
にも有効である。
ず他の形状のパツケージ構造を有する半導体装置
にも有効である。
以上説明したように本考案によれば、パツケー
ジの電源端子の先端表出部を信号端子の表出部よ
り外側になるように配置することにより信号端子
に接続された素子の静電破壊を相当程度防ぐこと
が可能であり、低コストで半導体装置の信頼性を
向上させることができる。
ジの電源端子の先端表出部を信号端子の表出部よ
り外側になるように配置することにより信号端子
に接続された素子の静電破壊を相当程度防ぐこと
が可能であり、低コストで半導体装置の信頼性を
向上させることができる。
第１図は本考案の実施例を示す斜視図、第２図
は本考案の他の実施例を示す平面図、第３図は第
２図のＡ−Ａ断面図である。 図において、１はフラツトパツケージ型半導体
装置、２は電源端子、３，６は信号端子、４はチ
ツプキヤリアパツケージ、５はICチツプ、７は
信号電位線、８，９は電源電位線、１０はチツプ
キヤリアパツケージの側面部、である。
は本考案の他の実施例を示す平面図、第３図は第
２図のＡ−Ａ断面図である。 図において、１はフラツトパツケージ型半導体
装置、２は電源端子、３，６は信号端子、４はチ
ツプキヤリアパツケージ、５はICチツプ、７は
信号電位線、８，９は電源電位線、１０はチツプ
キヤリアパツケージの側面部、である。
Claims (1)
- 【実用新案登録請求の範囲】 搭載されたICチツプの電源電位線から延長し
て導出された電源端子と、該ICチツプの信号線
から延長して導出された信号端子を有するパツケ
ージを具えた半導体装置であつて、 該電源端子の最も外側に位置する先端表出部が
該信号端子の表出部より外側に突出して配置され
ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13190482U JPS5937745U (ja) | 1982-08-31 | 1982-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13190482U JPS5937745U (ja) | 1982-08-31 | 1982-08-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5937745U JPS5937745U (ja) | 1984-03-09 |
| JPH0121566Y2 true JPH0121566Y2 (ja) | 1989-06-27 |
Family
ID=30298055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13190482U Granted JPS5937745U (ja) | 1982-08-31 | 1982-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937745U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090168823A1 (en) * | 2006-05-11 | 2009-07-02 | Tomotada Kamei | Semiconductor laser device, optical pickup device and optical information recording/reproducing apparatus |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111325Y2 (ja) * | 1971-11-22 | 1976-03-26 | ||
| JPS5623754A (en) * | 1979-08-01 | 1981-03-06 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-08-31 JP JP13190482U patent/JPS5937745U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5937745U (ja) | 1984-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454529A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2004531049A (ja) | 拡張表面ランドを有するキャパシター及びその製造方法 | |
| JPH0121566Y2 (ja) | ||
| US7358608B2 (en) | Semiconductor device having chip size package with improved strength | |
| JPH01214055A (ja) | 静電破壊保護装置 | |
| EP3561868A2 (en) | Semiconductor module | |
| JPH02126665A (ja) | 半導体装置 | |
| JPS5852346B2 (ja) | 半導体装置 | |
| JP2993480B2 (ja) | 半導体装置 | |
| JP2778235B2 (ja) | 半導体装置 | |
| JP2940523B2 (ja) | 半導体装置及びその実装方法 | |
| JP2003031710A (ja) | モノリシックｉｃパッケージ | |
| JPH02119171A (ja) | 半導体集積回路装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH03124056A (ja) | 保護素子 | |
| JP2542206Y2 (ja) | 半導体素子 | |
| JPH025416A (ja) | 半導体集積回路装置 | |
| JPS58101462A (ja) | 半導体装置 | |
| JPS61180470A (ja) | 半導体集積回路装置 | |
| JPS63274177A (ja) | 半導体装置の保護回路 | |
| JPS6382795A (ja) | 半導体装置 | |
| JPS6290963A (ja) | Ｍｏｓ半導体回路 | |
| JPS63255955A (ja) | 入力保護回路 | |
| JPS61171159A (ja) | 半導体装置 |