JPH01217629A - エミレータ方式 - Google Patents
エミレータ方式Info
- Publication number
- JPH01217629A JPH01217629A JP4231588A JP4231588A JPH01217629A JP H01217629 A JPH01217629 A JP H01217629A JP 4231588 A JP4231588 A JP 4231588A JP 4231588 A JP4231588 A JP 4231588A JP H01217629 A JPH01217629 A JP H01217629A
- Authority
- JP
- Japan
- Prior art keywords
- common table
- requests
- timer
- processing request
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007246 mechanism Effects 0.000 claims abstract description 7
- 230000010365 information processing Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 abstract description 6
- 238000004088 simulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリアルタイムシステムにおけるエミレータ方式
に関し、特に複数の外部インタフェースからの処理要求
の競合が発生するケースをエミレートする方式に関する
。
に関し、特に複数の外部インタフェースからの処理要求
の競合が発生するケースをエミレートする方式に関する
。
従来、この種のエミレータ方式は、外部インタフェース
単位にトレース情報を保持しており、各トレース情報は
独立に擬似されていた。
単位にトレース情報を保持しており、各トレース情報は
独立に擬似されていた。
上述した従来のエミレータ方式では、複数の外部インタ
フェース間での競合のタイミングを擬似することができ
ないという欠点がある。
フェース間での競合のタイミングを擬似することができ
ないという欠点がある。
本発明によるエミレータ方式は、外部からの処理要求を
受け付ける為の複数の外部インタフェースを持つ情報処
理装置と、共通テーブルと、タイマとを有するリアルタ
イムシステムにおいて、前記各外部インタフェース部は
、処理要求に対応して、前記共通テーブル上に1エント
リとして、該インタフェース部の識別番号、処理要求に
付随した−9うメータ情報、及び処理要求時の前記タイ
マのタイマ値の書込みを行うトレースデータ作成機構を
有し、前記共通テーブル上のエントリを順次読み出し、
前記タイマ値により処理要求を擬似するタイミングを決
定し、前記インタフェース部の識別番号を調べ、該識別
番号を持つインタフェース部に前記共通テーブル上の/
92メータ情報を渡し、処理要求を擬似するトレース制
御部を有し。
受け付ける為の複数の外部インタフェースを持つ情報処
理装置と、共通テーブルと、タイマとを有するリアルタ
イムシステムにおいて、前記各外部インタフェース部は
、処理要求に対応して、前記共通テーブル上に1エント
リとして、該インタフェース部の識別番号、処理要求に
付随した−9うメータ情報、及び処理要求時の前記タイ
マのタイマ値の書込みを行うトレースデータ作成機構を
有し、前記共通テーブル上のエントリを順次読み出し、
前記タイマ値により処理要求を擬似するタイミングを決
定し、前記インタフェース部の識別番号を調べ、該識別
番号を持つインタフェース部に前記共通テーブル上の/
92メータ情報を渡し、処理要求を擬似するトレース制
御部を有し。
実システムと同じタイミングで複数の外部インタフェー
スからの要求を競合させて実行することを特徴とする。
スからの要求を競合させて実行することを特徴とする。
次に2本発明について図面を参照して説明する。
第1図は本発明の一実施例の構成を示すブロック図であ
る。
る。
情報処理装置はそれぞれトレースデータ作成機構11−
1乃至11−nを含む複数のインタフニス部1〜1乃至
1−nを持ち、外部からの処理要求を受付け、情報処理
部2にデータ処理を要求する。
1乃至11−nを含む複数のインタフニス部1〜1乃至
1−nを持ち、外部からの処理要求を受付け、情報処理
部2にデータ処理を要求する。
トレースデータ作成機構11−1乃至11−nは、共通
テーブル4へ外部から受付けた処理要求の内容及びタイ
マ5の内容を書込む。トレース制御部3は共通テーブル
4の内容を読出し、インタフェース部1−1乃至1−n
に対して外部から処理要求を受付けた動作を擬似する。
テーブル4へ外部から受付けた処理要求の内容及びタイ
マ5の内容を書込む。トレース制御部3は共通テーブル
4の内容を読出し、インタフェース部1−1乃至1−n
に対して外部から処理要求を受付けた動作を擬似する。
第2図は共通テーブル4の構成を示す図である。
共通テーブル4は、複数のエントリを持ち、各エントリ
は、タイマの内容を格納するための第1の領域41.外
部からの処理要求を受付けたインタフェース部を識別す
るインタフェース部番号を格納するための第2の領域4
2.及び処理要求時に外部から与えられた情報をノ92
メータ情報として格納するための第3の領域43から構
成されている。
は、タイマの内容を格納するための第1の領域41.外
部からの処理要求を受付けたインタフェース部を識別す
るインタフェース部番号を格納するための第2の領域4
2.及び処理要求時に外部から与えられた情報をノ92
メータ情報として格納するための第3の領域43から構
成されている。
次に、情報処理装置の動作を詳細に説明する。
外部からの処理要求はインタフェース部1−1乃至1−
nで受付けら−れる。受付けられた要求は。
nで受付けら−れる。受付けられた要求は。
トレースデータ作成機構11−1乃至11−nによシ、
共通テーブル4上に1要求に対してlエントリとして、
要求受付は時のタイマの内容が第1の領域41に要求を
受付けたインタフェース部1−1〜i−nを識別するた
めインタフェース部番号が第2の領域42に、及び処理
要求時に外部から与えられた情報が・9ラメータ情報と
して第3の領域にそれぞれ格納される。このようにして
外部からの処理要求は、順次、共通テーブル4に格納さ
れて行く。インタフェース部1−1〜1−nは処理要求
を情報処理部2へ渡し、情報処理部2で必要なデータ処
理を行う。
共通テーブル4上に1要求に対してlエントリとして、
要求受付は時のタイマの内容が第1の領域41に要求を
受付けたインタフェース部1−1〜i−nを識別するた
めインタフェース部番号が第2の領域42に、及び処理
要求時に外部から与えられた情報が・9ラメータ情報と
して第3の領域にそれぞれ格納される。このようにして
外部からの処理要求は、順次、共通テーブル4に格納さ
れて行く。インタフェース部1−1〜1−nは処理要求
を情報処理部2へ渡し、情報処理部2で必要なデータ処
理を行う。
次にエミレート動作について詳細に説明する。
トレース制御部3は、共通テーブル4のエントリを順次
読み出し、共通テーブル4内の第1の領域41に格納さ
れたタイマ値を調べ、タイマ値の内容に従りた間隔で、
共通テーブル4内の第20領域42に格納されたインタ
フェース部番号を調べ。
読み出し、共通テーブル4内の第1の領域41に格納さ
れたタイマ値を調べ、タイマ値の内容に従りた間隔で、
共通テーブル4内の第20領域42に格納されたインタ
フェース部番号を調べ。
対応するインタフェース部1−1〜1−nに対して共通
テーブル4内の第3の領域43に格納された・やラメー
タ情報を渡し、外部からの処理要求を擬似する。インタ
フェース部1−1〜1− n ハ+外部からの処理要求
を受付けた時と同様に、トレース制御部3からの擬似処
理要求の場合も、処理要求を情報処理部2へ渡し、情報
処理部2で必要なデータ処理を行う。
テーブル4内の第3の領域43に格納された・やラメー
タ情報を渡し、外部からの処理要求を擬似する。インタ
フェース部1−1〜1− n ハ+外部からの処理要求
を受付けた時と同様に、トレース制御部3からの擬似処
理要求の場合も、処理要求を情報処理部2へ渡し、情報
処理部2で必要なデータ処理を行う。
以上説明したように本発明は、外部からの処理要求を共
通テーブル上にタイマ値付で格納しておくことによシ、
共通テーブル上の情報を基にトレース制御部より各処理
要求のタイミングも含めて擬似して情報処理装置の動作
をエミレートさせることができ、複数の外部インタフェ
ースからの要求を競合させることができるという効果が
ある。
通テーブル上にタイマ値付で格納しておくことによシ、
共通テーブル上の情報を基にトレース制御部より各処理
要求のタイミングも含めて擬似して情報処理装置の動作
をエミレートさせることができ、複数の外部インタフェ
ースからの要求を競合させることができるという効果が
ある。
第1図は本発明の一実施例の構成を示すプロッり図2M
2図は共通テーブルの構成を示す図である。 1−1〜1−n・・・インタフェース部A、11−1〜
11−n・・・トレースデータ作成機構、2・・・情報
処理部、3・・・トレース制御部、4・・・共通テーブ
ル。 41・・・タイマ値を格納するための第1の領域。 42・・・インタフェース部番号を格納するための第2
の領域、43・・・・母うメータ情報を格納するための
第3の領域、5・・・タイマ。
2図は共通テーブルの構成を示す図である。 1−1〜1−n・・・インタフェース部A、11−1〜
11−n・・・トレースデータ作成機構、2・・・情報
処理部、3・・・トレース制御部、4・・・共通テーブ
ル。 41・・・タイマ値を格納するための第1の領域。 42・・・インタフェース部番号を格納するための第2
の領域、43・・・・母うメータ情報を格納するための
第3の領域、5・・・タイマ。
Claims (1)
- 1、外部からの処理要求を受け付ける為の複数の外部イ
ンタフェースを持つ情報処理装置と、共通テーブルと、
タイマとを有するリアルタイムシステムにおいて、前記
各外部インタフェース部は、処理要求に対応して、前記
共通テーブル上に1エントリとして、該インタフェース
部の識別番号、処理要求に付随したパラメータ情報、及
び処理要求時の前記タイマのタイマ値の書込みを行うト
レースデータ作成機構を有し、前記共通テーブル上のエ
ントリを順次読み出し、前記タイマ値により処理要求を
擬似するタイミングを決定し、前記インタフェース部の
識別番号を調べ、該識別番号を持つインタフェース部に
前記共通テーブル上のパラメータ情報を渡し、処理要求
を擬似するトレース制御部を有することを特徴とするエ
ミレータ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231588A JPH01217629A (ja) | 1988-02-26 | 1988-02-26 | エミレータ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4231588A JPH01217629A (ja) | 1988-02-26 | 1988-02-26 | エミレータ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01217629A true JPH01217629A (ja) | 1989-08-31 |
Family
ID=12632584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4231588A Pending JPH01217629A (ja) | 1988-02-26 | 1988-02-26 | エミレータ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01217629A (ja) |
-
1988
- 1988-02-26 JP JP4231588A patent/JPH01217629A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0327195A3 (en) | Processor simulation | |
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPH01217629A (ja) | エミレータ方式 | |
| EP0749068A1 (en) | Simulation method and simulation system | |
| US4995037A (en) | Adjustment method and apparatus of a computer | |
| JP3212709B2 (ja) | ロジックシミュレーション装置 | |
| JPH03286303A (ja) | シーケンス制御試験方式 | |
| JPS6323563B2 (ja) | ||
| JPH02186445A (ja) | 情報処理システムのシミユレーション方式 | |
| CN111444053B (zh) | 一种电子系统的变量激励方法和装置 | |
| JPS61184471A (ja) | シミユレ−タ | |
| JPS61112207A (ja) | 機器発停制御方式 | |
| JPS62135958A (ja) | シミユレ−シヨン方式 | |
| JPS61188630A (ja) | 引数チエツク方式 | |
| JPS59229620A (ja) | プログラム検査方式 | |
| JPH0380341A (ja) | 情報処理システムのシミュレーション方式 | |
| JPH04277840A (ja) | 非同期命令のシミュレーション方式 | |
| JPH0285932A (ja) | プログラム実行のシミュレーション方式 | |
| JPH09305639A (ja) | シミュレーション方法および装置 | |
| JPH02306301A (ja) | コンピュータシミュレーションにおけるデータの保持方法 | |
| JPH0248742A (ja) | 論理シミュレーション装置 | |
| JPH01303513A (ja) | システム擬似構築方式 | |
| JPH04353939A (ja) | マルチプロセッサのトレース方式 | |
| JPS62262107A (ja) | エミユレ−タ用pioシミユレ−タ装置 | |
| JPH03255565A (ja) | 並列計算機シミュレート方式 |