JPS6323563B2 - - Google Patents
Info
- Publication number
- JPS6323563B2 JPS6323563B2 JP55006779A JP677980A JPS6323563B2 JP S6323563 B2 JPS6323563 B2 JP S6323563B2 JP 55006779 A JP55006779 A JP 55006779A JP 677980 A JP677980 A JP 677980A JP S6323563 B2 JPS6323563 B2 JP S6323563B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- sequence
- program
- register
- numerical calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
本発明は、数値演算機能付シーケンス制御装置
に係り、特に高速シーケンス制御に好適な、数値
演算機能付シーケンス制御装置に関する。
に係り、特に高速シーケンス制御に好適な、数値
演算機能付シーケンス制御装置に関する。
従来の数値演算機能付シーケンス制御装置に
は、全てをマイクロ・プログラムで行う方式と、
全てをハードウエアで行う方式があるが、前者
は、マイクロ・プログラムの為に処理時間が長く
なるという欠点をもち、後者は、ハードウエアの
量が膨大になり、複雑な処理は実質上不可能であ
る。
は、全てをマイクロ・プログラムで行う方式と、
全てをハードウエアで行う方式があるが、前者
は、マイクロ・プログラムの為に処理時間が長く
なるという欠点をもち、後者は、ハードウエアの
量が膨大になり、複雑な処理は実質上不可能であ
る。
本発明の目的は、安価で、高速なシーケンス制
御を行い得る数値演算機能付シーケンス制御装置
を提供するにある。
御を行い得る数値演算機能付シーケンス制御装置
を提供するにある。
本発明は、処理内容の簡単なシーケンス命令を
ハードウエアで処理し、処理内容の複雑な数値演
算命令をマイクロ・プログラムで処理する混成型
とし、かつ、命令処理を順序よく行う為のプログ
ラム番号の管理をマイクロ・プログラムで行い、
シーケンス命令実行時には、ハードウエアによる
命令実行処理と並行して、次に実行すべきプログ
ラム番号の更新をマイクロ・プログラムで行うこ
とで、処理を高速にしたものである。
ハードウエアで処理し、処理内容の複雑な数値演
算命令をマイクロ・プログラムで処理する混成型
とし、かつ、命令処理を順序よく行う為のプログ
ラム番号の管理をマイクロ・プログラムで行い、
シーケンス命令実行時には、ハードウエアによる
命令実行処理と並行して、次に実行すべきプログ
ラム番号の更新をマイクロ・プログラムで行うこ
とで、処理を高速にしたものである。
第１図に本発明の一実施例を示す。この図にお
いて、１は処理プログラムの記憶されているプロ
グラムメモリ、２は命令取込レジスタ、３はシー
ケンス命令を実行するシーケンス命令実行部、４
はマイクロ・プログラムの流れつまり処理を変更
するジヤンプアドレス回路、５は全体を有機的に
動かすタイミング回路、７はマイクロ・プログラ
ムのアドレスを管理するマイクロアドレスレジス
タ、９は処理プログラムのアドレスを設定するプ
ログラム番号レジスタ、１０はマイクロ・プログ
ラムを実行するマイクロ・プログラム処理回路、
１１は人間あるいはプロセスとのリンケージを行
う入出力部である。
いて、１は処理プログラムの記憶されているプロ
グラムメモリ、２は命令取込レジスタ、３はシー
ケンス命令を実行するシーケンス命令実行部、４
はマイクロ・プログラムの流れつまり処理を変更
するジヤンプアドレス回路、５は全体を有機的に
動かすタイミング回路、７はマイクロ・プログラ
ムのアドレスを管理するマイクロアドレスレジス
タ、９は処理プログラムのアドレスを設定するプ
ログラム番号レジスタ、１０はマイクロ・プログ
ラムを実行するマイクロ・プログラム処理回路、
１１は人間あるいはプロセスとのリンケージを行
う入出力部である。
以下動作について説明する。第２図に示すよう
に、命令の取込みの処理２１と、取り込んだ命令
に対応する処理２２−１〜２２−ｎつまり命令実
行を繰り返し行う。第１図のプログラム番号レジ
スタ９にプログラム番号がセツトされると、プロ
グラムメモリ１からその番号に対応するプログラ
ムが命令取込レジスタ２に取り出される。取出さ
れた命令が、シーケンス命令の場合、シーケンス
命令実行部３に命令が与えられ、論理演算を行う
例えばAND、ORゲート等により命令が実行され
る。同時に、プログラム番号レジスタ９の内容を
次の命令になる様に更新する。これは、ジヤンプ
アドレス回路４により、プログラム番号更新のマ
イクロ・プログラムアドレスを、マイクロアドレ
スレジスタ７にセツトし、マイクロ・プログラム
処理回路１０で、プログラム番号の更新を実行す
ることによりなされる。以上で１つの命令実行が
終了する。次の命令も同様に行われる。取込んだ
命令が数値演算命令の場合は、シーケンス命令実
行部３は停止し、命令の実行は、全てマイクロ・
プログラム処理回路１０で行う為、命令に対応す
るマイクロ・プログラムの先頭アドレスの指定を
ジヤンプアドレス回路４で行い、その先頭アドレ
スをマイクロアドレスレジスタ７にセツトする。
この命令実行のマイクロ・プログラムの処理で、
７のマイクロアドレスの更新を行い、一連のマイ
クロ・プログラム処理を行う。この処理の中に、
プログラム番号レジスタ９の更新処理も含まれて
いる。
に、命令の取込みの処理２１と、取り込んだ命令
に対応する処理２２−１〜２２−ｎつまり命令実
行を繰り返し行う。第１図のプログラム番号レジ
スタ９にプログラム番号がセツトされると、プロ
グラムメモリ１からその番号に対応するプログラ
ムが命令取込レジスタ２に取り出される。取出さ
れた命令が、シーケンス命令の場合、シーケンス
命令実行部３に命令が与えられ、論理演算を行う
例えばAND、ORゲート等により命令が実行され
る。同時に、プログラム番号レジスタ９の内容を
次の命令になる様に更新する。これは、ジヤンプ
アドレス回路４により、プログラム番号更新のマ
イクロ・プログラムアドレスを、マイクロアドレ
スレジスタ７にセツトし、マイクロ・プログラム
処理回路１０で、プログラム番号の更新を実行す
ることによりなされる。以上で１つの命令実行が
終了する。次の命令も同様に行われる。取込んだ
命令が数値演算命令の場合は、シーケンス命令実
行部３は停止し、命令の実行は、全てマイクロ・
プログラム処理回路１０で行う為、命令に対応す
るマイクロ・プログラムの先頭アドレスの指定を
ジヤンプアドレス回路４で行い、その先頭アドレ
スをマイクロアドレスレジスタ７にセツトする。
この命令実行のマイクロ・プログラムの処理で、
７のマイクロアドレスの更新を行い、一連のマイ
クロ・プログラム処理を行う。この処理の中に、
プログラム番号レジスタ９の更新処理も含まれて
いる。
以上の動作を制御するのがタイミング回路５で
あり、第３図にそれのタイミングを示す。プログ
ラム番号レジスタ９は第３図のＡに示すように、
あらかじめセツトされており、第３図Ｂに示すよ
うに命令取込レジスタ２のセツトからスタートす
る。取込レジスタ２のセツトが終ると、次に第３
図Ｃに示すシーケンス命令の実行と、第３図Ｄ，
Ｅに示すマイクロアドレスレジスタへのジヤンプ
アドレスのセツトが行われ、第３図のＦに示すよ
うにマイクロ・プログラムの実行がなされる。シ
ーケンス命令の実行と、マイクロ・プログラムの
実行が終ると、次の命令を取込レジスタへセツト
する動作となり以下同様に繰り返す。プログラム
番号レジスタの更新は、マイクロ・プログラムの
実行により行われる。
あり、第３図にそれのタイミングを示す。プログ
ラム番号レジスタ９は第３図のＡに示すように、
あらかじめセツトされており、第３図Ｂに示すよ
うに命令取込レジスタ２のセツトからスタートす
る。取込レジスタ２のセツトが終ると、次に第３
図Ｃに示すシーケンス命令の実行と、第３図Ｄ，
Ｅに示すマイクロアドレスレジスタへのジヤンプ
アドレスのセツトが行われ、第３図のＦに示すよ
うにマイクロ・プログラムの実行がなされる。シ
ーケンス命令の実行と、マイクロ・プログラムの
実行が終ると、次の命令を取込レジスタへセツト
する動作となり以下同様に繰り返す。プログラム
番号レジスタの更新は、マイクロ・プログラムの
実行により行われる。
次に具体的な命令で説明する。第４図に命令フ
オーマツトを示す。シーケンス命令は、第４図ａ
に示すように、命令の種類を区別するOP１と実
行対象アドレスADDRから成る。数値演算命令
は、第４図ｂに示すように、OP１，OP２で命令
の区別を行う。OP１はシーケンス命令と同様で
あるが、数値演算命令用に特定なコードを１つ割
り当て、OP２で数値演算命令の命令の区別を行
う。OP１，OP２の次に、実行対象データあるい
はアドレスがくる。数値演算命令は、以上OP１，
OP２，DATAあるいはADDRから成る。以上に
示すフオーマツトの命令が、１プログラムメモリ
に入つている。
オーマツトを示す。シーケンス命令は、第４図ａ
に示すように、命令の種類を区別するOP１と実
行対象アドレスADDRから成る。数値演算命令
は、第４図ｂに示すように、OP１，OP２で命令
の区別を行う。OP１はシーケンス命令と同様で
あるが、数値演算命令用に特定なコードを１つ割
り当て、OP２で数値演算命令の命令の区別を行
う。OP１，OP２の次に、実行対象データあるい
はアドレスがくる。数値演算命令は、以上OP１，
OP２，DATAあるいはADDRから成る。以上に
示すフオーマツトの命令が、１プログラムメモリ
に入つている。
次に、第５図に示すプログラム例の処理につい
て説明する。まず、第１図のプログラム番号レジ
スタ９が100を示し、命令取込レジスタ２に
COMPAREという命令が取り込まれる。
COMPARE命令は、本命令以前の演算処理結果
を記憶している数値演算レジスタ１３の内容と、
プログラム番号101の内容500とを比較し、その結
果をシーケンス演算レジスタ１２にセツトする数
値演算命令である。つまり、100番を取り込むと、
ジヤンプアドレス回路４は、COMPARE命令実
行マイクロ・プログラムの先頭アドレスを示し、
マイクロアドレスレジスタ７にセツトされ、マイ
クロプログラム処理回路１０が起動される。この
マイクロ・プログラム処理回路１０は、101番の
データを取り込み、その内容と演算レジスタ１３
の内容を比較する。比較結果をシーケンス演算レ
ジスタ１２にセツトする。同時にプログラム番号
をプラス１している。以上でCOMPARE命令の
処理を終り、次のAND命令を取込む。AND命令
は、ADDRで示された番地の内容とシーケンス
演算レジスタ１２の内容との論理積をとり、その
結果をシーケンス演算レジスタ１２にセツトする
シーケンス命令である。つまり、取込んだ命令が
シーケンス命令のため、シーケンス命令実行部３
でシーケンス演算レジスタ１２の内容と、1000番
地の内容の論理積を取り、再びシーケンス演算レ
ジスタ１２にセツトする。同時に、マイクロ・プ
ログラム処理回路１０は、プログラム番号の更新
を行う。この場合にも、命令を取り込むと、マイ
クロプログラムの先頭アドレスをジヤンプアドレ
ス回路４で発し、マイクロアドレスレジスタ７に
セツトされ、番号の更新処理を行う。シーケンス
命令の場合には、命令実行とプログラム番号の更
新を同時に行う。このような処理のフローを示す
フローチヤートを第６図に示す。
て説明する。まず、第１図のプログラム番号レジ
スタ９が100を示し、命令取込レジスタ２に
COMPAREという命令が取り込まれる。
COMPARE命令は、本命令以前の演算処理結果
を記憶している数値演算レジスタ１３の内容と、
プログラム番号101の内容500とを比較し、その結
果をシーケンス演算レジスタ１２にセツトする数
値演算命令である。つまり、100番を取り込むと、
ジヤンプアドレス回路４は、COMPARE命令実
行マイクロ・プログラムの先頭アドレスを示し、
マイクロアドレスレジスタ７にセツトされ、マイ
クロプログラム処理回路１０が起動される。この
マイクロ・プログラム処理回路１０は、101番の
データを取り込み、その内容と演算レジスタ１３
の内容を比較する。比較結果をシーケンス演算レ
ジスタ１２にセツトする。同時にプログラム番号
をプラス１している。以上でCOMPARE命令の
処理を終り、次のAND命令を取込む。AND命令
は、ADDRで示された番地の内容とシーケンス
演算レジスタ１２の内容との論理積をとり、その
結果をシーケンス演算レジスタ１２にセツトする
シーケンス命令である。つまり、取込んだ命令が
シーケンス命令のため、シーケンス命令実行部３
でシーケンス演算レジスタ１２の内容と、1000番
地の内容の論理積を取り、再びシーケンス演算レ
ジスタ１２にセツトする。同時に、マイクロ・プ
ログラム処理回路１０は、プログラム番号の更新
を行う。この場合にも、命令を取り込むと、マイ
クロプログラムの先頭アドレスをジヤンプアドレ
ス回路４で発し、マイクロアドレスレジスタ７に
セツトされ、番号の更新処理を行う。シーケンス
命令の場合には、命令実行とプログラム番号の更
新を同時に行う。このような処理のフローを示す
フローチヤートを第６図に示す。
本実施例によると、複雑な数値演算を行うこと
ができ、かつ、シーケンス命令を高速に処理する
ことができる。
ができ、かつ、シーケンス命令を高速に処理する
ことができる。
以上説明したように本発明によれば、シーケン
ス命令をハードウエアで実行すると同時に、プロ
グラム番号の管理をマイクロ・プログラムで行う
ことで、処理の高速化を計ることができると共
に、複雑な数値演算命令をマイクロ・プログラム
で処理する為、ハードウエア量が少なく、全体と
して安価で高速な数値演算機能付シーケンス制御
装置を提供することが出来る。
ス命令をハードウエアで実行すると同時に、プロ
グラム番号の管理をマイクロ・プログラムで行う
ことで、処理の高速化を計ることができると共
に、複雑な数値演算命令をマイクロ・プログラム
で処理する為、ハードウエア量が少なく、全体と
して安価で高速な数値演算機能付シーケンス制御
装置を提供することが出来る。
第１図は本発明の一実施例を説明するブロツク
図、第２図は全体の動作概要を説明するフローチ
ヤート、第３図は実施例のタイムチヤート図、第
４図ａ，ｂは実施例の命令フオーマツト図、第５
図はプログラム例を示す図、第６図は実施例の命
令処理マイクロプログラムのフローチヤート図で
ある。 １……プログラムメモリ、２……命令取込レジ
スタ、３……シーケンス命令実行部、４……ジヤ
ンプアドレス回路、５……タイミング回路、６…
…制御部、７……マイクロアドレスレジスタ、８
……数値演算命令レジスタ、９……プログラム番
号レジスタ、１０……マイクロ・プログラム処理
回路、１１……入出力部、１２……シーケンス演
算レジスタ、１３……数値演算レジスタ。
図、第２図は全体の動作概要を説明するフローチ
ヤート、第３図は実施例のタイムチヤート図、第
４図ａ，ｂは実施例の命令フオーマツト図、第５
図はプログラム例を示す図、第６図は実施例の命
令処理マイクロプログラムのフローチヤート図で
ある。 １……プログラムメモリ、２……命令取込レジ
スタ、３……シーケンス命令実行部、４……ジヤ
ンプアドレス回路、５……タイミング回路、６…
…制御部、７……マイクロアドレスレジスタ、８
……数値演算命令レジスタ、９……プログラム番
号レジスタ、１０……マイクロ・プログラム処理
回路、１１……入出力部、１２……シーケンス演
算レジスタ、１３……数値演算レジスタ。
Claims (1)
- １ シーケンス論理演算と数値演算を行うストア
ードプログラム形の数値演算機能付シーケンス制
御装置において、命令実行部として、数値演算命
令の実行と次に実行すべき命令のプログラム番号
の更新を行なわせるマイクロプログラム制御の数
値演算命令実行部と、シーケンス命令の実行をハ
ードウエアにて行なわせるシーケンス命令実行部
とを有し、命令を解読後、数値演算命令を実行す
る際は、シーケンス命令実行部の動作を停止状態
にして数値演算命令実行部のマイクロプログラム
制御にて命令の実行とプログラム番号の更新を行
なわせ、シーケンス命令を実行する際は、数値演
算命令実行部のマイクロプログラム制御にてプロ
グラム番号の更新を行なわせると同時にシーケン
ス命令実行部のハードウエアにてシーケンス命令
の実行を行なわせるようにしたことを特徴とする
数値演算機能付シーケンス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP677980A JPS56105505A (en) | 1980-01-25 | 1980-01-25 | High-speed sequence control device with numerical operation function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP677980A JPS56105505A (en) | 1980-01-25 | 1980-01-25 | High-speed sequence control device with numerical operation function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56105505A JPS56105505A (en) | 1981-08-22 |
| JPS6323563B2 true JPS6323563B2 (ja) | 1988-05-17 |
Family
ID=11647654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP677980A Granted JPS56105505A (en) | 1980-01-25 | 1980-01-25 | High-speed sequence control device with numerical operation function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56105505A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154503A (ja) * | 1983-02-23 | 1984-09-03 | Toshiba Corp | プロセスコントロ−ラ |
| JPS59218510A (ja) * | 1983-05-27 | 1984-12-08 | Hitachi Seiki Co Ltd | シ−ケンスコントロ−ラ |
| JPS6031645A (ja) * | 1983-08-01 | 1985-02-18 | Hitachi Ltd | シーケンス演算処理装置 |
| JPS60237503A (ja) * | 1984-05-09 | 1985-11-26 | Sharp Corp | シ−ケンスコントロ−ラの高速処理方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6013203B2 (ja) * | 1976-09-08 | 1985-04-05 | 株式会社東芝 | シ−ケンスコントロ−ラ |
-
1980
- 1980-01-25 JP JP677980A patent/JPS56105505A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56105505A (en) | 1981-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| JPS60101644A (ja) | ノイマン型コンピュータプログラムを実行するコントロールフローコンピュータ | |
| JPS6323563B2 (ja) | ||
| US5611073A (en) | Method of ensuring parameter coherency in a multi-processor system | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPH02220145A (ja) | プログラムトレース方式 | |
| JPH01169605A (ja) | プログラム生成装置 | |
| JPS61161507A (ja) | プログラマブルコントロ−ラのダイレクト入出力方式 | |
| JPS6211920A (ja) | コマンドリカバリ方式 | |
| JPH04333171A (ja) | シミュレーション装置 | |
| JPH02250122A (ja) | Ｃｐｕシミュレータ | |
| JPS6148741B2 (ja) | ||
| JP3638505B2 (ja) | シミュレーション装置及びマイクロプロセッサ用ソフトウェアシミュレーション方法 | |
| KR900002602B1 (ko) | 마이크로 프로그램 제어장치 | |
| JPH04112389A (ja) | データフロー型プロセッサ制御方式 | |
| JPH02287737A (ja) | テスト項目自動設計方式 | |
| JPH01243124A (ja) | シミュレーション方式 | |
| JPS608943A (ja) | 多岐分岐制御方式 | |
| JPH0623922B2 (ja) | プログラマブル・コントロ−ラ | |
| JPS60169906A (ja) | プログラマブルコントロ−ラ | |
| JPH01217629A (ja) | エミレータ方式 | |
| JPS58163045A (ja) | プログラムカウンタ制御装置 | |
| JPS6170643A (ja) | プログラマブルコントロ−ラの入出力演算処理方式 | |
| Tovissi et al. | A Model System for the Management of Discontinuous Processes in a Production Sector | |
| JPH0444969B2 (ja) |