JPH01221659A - 超音波探傷器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、物体内部の探傷を行なうディジタル形の超音
波探傷器に関する。

〔従来の技術〕

超音波探傷器は、物体内部の傷の存在の有無や大きさ等
を当該物体を破壊することなく検査する装置として良く
知られている。従来、このような超音波探傷器としては
、物体から反射された超音波反射波をオツシロスコープ
に表示させるアナログ形のものが用いられていた。これ
に対して、本出願人は特願昭６１−２４０１９１号によ
り、超音波反射波を、より一層探傷に都合の良いように
処理することができるディジタル形の超音波探傷器を提
案した。このディジタル形の超音波探傷器の概略を図に
より説明する。

第４図はディジタル形の超音波探傷器のブロック図であ
る。図で、１は被検査物体、１ｆは被検査物体１内に存
在する欠陥を示す。２は被検査物体１内に超音波を放射
するとともに、反射してきた超音波に比例した電気信号
を出力する超音波探触子である。４は超音波探傷器の動
作に時間的規制を与えるパルスを発生するタイミング回
路、５はタイミング回路４の信号により超音波探触子２
に超音波発生のためのパルスを出力する送信部である。

６は超音波探触子２からの信号を受信する受信部であり
、減衰回路６ａおよび増幅回路６ｂで構成される。

７は受信部６の出力信号をディジタル値に変換するＡ／
Ｄ変換部、８はＡ／Ｄ変換部７で変換された値を記憶す
る波形メモリ、９は波形メモリ８の各アドレスを順に指
定してゆくアドレスカウンタである。Ａ／Ｄ変換部７お
よびアドレスカウンタ９はそれぞれタイミング回路４か
ら起動信号が与えられる。このタイミング回路４の発振
には水晶発振子が用いられる。

１０は所要の演算、制御を行うＣＰＵ　（中央処理装置
）、１１は演算のためのパラメータやデータ等を一時記
憶するＲＡＭ　（ランダム・アクセス・メモリ）、１２
はＣＰＵｌ０の処理手順を記憶するＲＯＭ　（リード・
オンリ・メモリ）である。

１３は所望の測定範囲を入力する測定範囲設定部、１４
は被検査物体１内を超音波が伝播する速度（音速）を入
力する音速入力部である。１５は表示部、１６はＣＰＵ
ｌ０の演算、制御の結果得られたデータに基づいて表示
部１５の表示を制御する表示部コントローラである。

次に、この超音波探傷器の動作の概略を第５図に示す反
射波信号の波形図および第６図に示す波形メモリ８のブ
ロック図を参照しながら説明する。

最初に、測定範囲設定部１３に所望の測定範囲ｌＲ（こ
の値は第４図に示す被検査物体ｌに示されている。）を
設定する。又、音速入力部１４にも被検査物体ｌの材質
で定まる音速ｖ３を入力する。

この状態において、タイミング回路４から送信部５ヘト
リガ信号が出力されると、送信部５は超音波探触子２に
パルスを出力し、超音波探触子２がら被検査物体１内に
超音波が放射される。この超音波の反射波は超音波探触
子２により電気信号に変換され、この信号は受信部６で
受信される。受信部６は、受信した反射波信号を以後の
処理に適した値として出力する。この出力された反射波
信号は、所定のサンプリング周期毎にＡ／Ｄ変換部７に
おいてディジタル値に変換され、この変換された値は順
次波形メモリ８に記憶される。この記憶は、アドレスカ
ウンタ９が波形メモリ８のアドレスを順次指定すること
によりなされる０反射波信号のサンプリング、波形メモ
リ８のアドレス指定はタイミング回路４から出力される
起動信号により実行される。このような反射波信号のサ
ンプリングと、そのディジタル値の波形メモリ８への収
容を第５図および第６図により説明する。

第５図は反射波信号の波形図である。図で、横軸には時
間が、縦軸には反射波信号の大きさ（電圧）がとっであ
る。Ｔは被検査物体１の表面からの反射波信号、Ｆは欠
陥１ｆからの反射波信号を示す、なお、第５図では横軸
のみが極端に拡大して描かれている。次に、第６図は波
形メモリ８のブロック図である。縦列に並べて示された
各ブロックは波形メモリ８におけるデータの収容部を意
味し、各収容部に記載されたり、。）＋Ｄ（１）、・・
・・・・Ｄ　（ｉ−１）＋　Ｄ　＜＝）＋　Ｄ　（ｉｌ
ｌ＞・・・・・・はＡ／Ｄ変換部７でディジタル値に変
換された反射波信号のデータである。これらデータを一
般形としてＤ（ｉ）で表わす。又、各収容部の左側に記
載された符号Ａ□。、。

Ａ、（１）、・・・・・・Ａ、＜＝−１，＋　　ＡＭ（
直）ＡＭＮ、Ｉ）・・・・・・は対応する収容部のアド
レスを示す。これらアドレスを一般形としてＡＭ（ｉ、
で表わす。

今、第５図に示す時刻１ｏにおいて、タイミング回路４
からＡ／Ｄ変換部７およびアドレスカウンタ９に起動信
号が出力されると、Ａ／Ｄ変換部７ではそのときの反射
波信号Ｔの電圧をＡ／Ｄ変換してデータＤ、。、を得る
。又、アドレスカウンタ９は波形メモリ８のアドレスＡ
□。、を指定する。

この結果、データＤ、。、は波形メモリ８のアドレスＡ
Ｍ（。、に収容される。次いで、時間τ、経過後の時刻
１．において、タイミング回路４から再びＡ／Ｄ変換部
７およびアドレスカウンタ９に起動信号が出力されると
、同じくそのときの反射波信号Ｔの電圧がＡ／Ｄ変換部
７で変換されてデータＤ（１）が得られ、アドレスカウ
ンタ９は次のアドレスＡ、（１）を指定するので、波形
メモリ８のアドレスＡ□８．にデータＤ（１）が収容さ
れる。この場合、時間τ３がサンプリング時間（例えば
５０ｎｓ）となる。以下、同様にして反射波信号のデー
タが波形メモリ８に記憶されることになる。なお、サン
プリング時間τ、は反射波信号との対比において極端に
大きく示されている。

このようにして波形メモリ８に格納された反射波信号の
データＤｉのうち必要なデータがとり出されて表示部１
５に表示される。例えば、第４図に示すように被検査物
体ｌの表面から距離ｌ、ｌ内の波形を表示する場合には
、測定範囲設定部１３に距離１８が設定され、この距離
ＩＲと音速入力部１４に入力された速度Ｖｓに基づいて
演算された数値間隔で距離ｌ、ｌの範囲のデータが選択
的に波形メモリ８か、らとり出されて表示部１５に表示
される。これら表示のための動作はＣＰＵＩ　Ｏにより
制御される。

上記ディジタル形の超音波探傷器は、被検査物体１の反
射波の全体表示、任意範囲における反射波の表示、反射
波の任意部分の拡大表示、反射波の時間軸方向の移行表
示等種々の機能を実行することができ、被検査物体め探
傷に極めて有効である。

〔発明が解決しようとする課題〕

上記超音波探傷器においては、高い探傷精度、即ち欠陥
位置（被検査物体の表面から欠陥までの距離）を高精度
で探傷することが要求されるのは当然である。そのため
には、サンプリング時間τ。

を小さくする必要があり、このためにはＡ／Ｄ変換器７
に高速のＡ／Ｄ変換回路、例えばＥＣＬ（Ｅｍｉｔｔｅ
ｒ　　Ｃｏｕｐｌｅｄ　　Ｌｏｇｉｅ）回路を用いたＡ
／Ｄ変換回路を使用すればよい。ところが、このような
高速Ａ／Ｄ変換回路を用いるとその高速の変換動作に応
じて、これに関連するすべての要素に例えば上記ＥＬＣ
回路を用いる必要がある。これを第７図により説明する
。

第７図はＡ／Ｄ変換回路にＥＣＬ回路を用いた場合の回
路図である。図で、第４図と同一部分には同一符号を付
しである。第４図におけるＡ／Ｄ変換器７はＡ／Ｄ変換
回路７ａおよびその出力を一定期間保持するラッチ回路
７ｂで構成され、又、波形メモリ８は記憶要素であるメ
モリ８ａおよびメモリ８ａのアドレスの切換を行なうマ
ルチプレクサ８ｂで構成されている。１６．１７はそれ
ぞれＥＣＬ回路とＴＴＬ回路との間の電圧レベルを変換
するトランスレータである。

上記回路で、Ａ／Ｄ変換回路７ａに前記ＥＣＬ回路を使
用すると、タイミング回路４、アドレスカウンタ９もＥ
ＣＬ回路を使用しなければならなくなるとともに、ラッ
チ回路７ｂ、メモリ８ａｓマルチプレクサ８ｂもＥＣＬ
回路を使用する必要があるのは明らかである。

ところで、ＥＣＬ回路は通常のＴＴＬ回路に比べて消費
電力が大きく、これに伴い発熱が大であ゛す、かつ、高
価である。一方、ＥＣＬ回路で構成されたメモリは容量
が小さいので、通常のＴＴＬ回路を用いたメモリと同容
量のものを得るためには、多数個のメモリを使用する必
要がある。したがって、第７図に示すようにメモリ８ａ
にＥＣＬ回路を用いると、メモリ８ａの個数が大きくな
り、このため、消費電力、発熱量が極めて大となり、大
きな電源や冷却装置が必要となり、ひいては、高価なメ
モリを多数使用することとも相俟って、超音波探傷器の
価格を増大させるという問題が生じることになる。

本発明の目的は、上記の課題を解決し、高速のＡ／Ｄ変
換を行なうのに低速のメモリを用いることができる超音
波探傷器を提供するにある。

〔課題を解決するための手段〕

上記の目的を達成するため、本発明は、被探傷物体から
の超音波反射波を受信し、受信した信号の解析により被
探傷物体の探傷を行なう超音波探傷器において、超音波
反射波の受信信号をディジタル値に変換する高速Ａ／Ｄ
変換器と、所定周波数信号を順次シフトするシフトレジ
スタと、高速Ａ／Ｄ変換器の出力データをシフトレジス
タでシフトされた各信号により順次保持する複数のシフ
トレジスタと、これらシフトレジスタの各出力データを
所定のタイミングで保持する複数のラッチ回路と、これ
らラッチ回路により保持された出力データを記憶する複
数の低速メモリとを設けたことを特徴とする。

〔作用〕

被探傷物体からの超音波反射波は増幅回路を経て高速Ａ
／Ｄ変換器に入力され、短いサンプリング期間で順次デ
ィジタル値に変換される。一方、複数の各シフトレジス
タおよび各ラッチ回路には、上記サンプリング期間だけ
シフトされた所定周期のラッチ信号が入力され、入力さ
れたデータを保持し得るようになっている。したがって
、高速Ａ／Ｄ変換器から出力されるディジタル値データ
を上記複数のシフトレジスタに同時に入力すると、当該
データは各シフトレジスタに順番にラッチされ、かつ、
シフトされてゆく。これら複数のシフトレジスタにラッ
チされた各データは、上記ラッチ信号に関連する所定の
タイミ、ングで各シフトレジスタの出力に対応する各ラ
ッチ回路にラッチされる。このようにしてラッチされた
データは、各ラッチ回路に対応する低速メモリに記憶さ
れる。

〔実施例〕

以下、本発明を図示の実施例に基づいて説明する。

第１図は本発明の実施例に係る超音波探傷器の一部のブ
ロック図である。図で、第４図に示す部分と同一部分に
は同一符号を付して説明を省略する。４′はタイミング
回路であり、高速信号（高い周波数の信号）と低速信号
（高速信号より低い周波数の信号）が出力される。この
タイミング回路４′は、例えばＥＣＬ回路を用いて構成
され、高速信号は後述のＡ／Ｄ変換回路７ａ等に出力さ
れる。又、低速信号は、高速信号を分周するとともにこ
の分周信号をＥＣＬ回路の信号レベルから低速動作回路
（例えばＴＴＬ回路）の信号レベルに変換することによ
り得られ、アドレスカウンタ９等に出力される。７ａは
高速のＡ／Ｄ変換回路、７ｂはＡ／Ｄ変換回路７ａの出
力データをラッチするラッチ回路である。２０はタイミ
ング回路４の出力パルスを分周する分周回路、２１は分
周回路２０から出力される出力パルスを順次シフトして
出力するシフトレジスタである。タイミング回路４、Ａ
／Ｄ変換回路７ａ、ラッチ回路７ｂ、分周回路２０およ
びシフトレジスタ２１は高速動作が可能な回路、例えば
前記ＥＣＬ回路を用いて構成されている。２２．２３は
それぞれシフトレジスタ２１およびラッチ回路７ｂの高
速動作の出力信号レベル（ＥＣＬ回路の動作レベル）を
低速動作に適合する信号レベル（例えば通常のＴＴＬ回
路の動作レベル）に変換するトランスレータである。

１、、．１．、はデータをシフトしかつ保持するシフ　
。

トレジスタであり、それぞれシフトレジスタ２１でシフ
トされた各信号がラッチ信号として個々に入力されると
ともに、Ａ／Ｄ変換回路７ａで変換されたデータが同時
に入力される。Ｌｌｌｌ〜Ｌ４゜はそれぞれ各シフトレ
ジスタＬ、、ＬＸによりシフトされ保持されたデータを
ラッチするラッチ回路であり、シフトレジスタＬ１に入
力されるラッチ信号の１／２分周のラッチ信号が入力さ
れる。Ｍ１〜Ｍ４はラッチ回路り、。〜Ｌ４゜にラッチ
されたデータを記憶するメモリであり、タイミング回路
４′の出力信号（低速信号）と同期して作動する。

２４はメモリＭ　ｌ−Ｍａのアドレスをアドレスカウン
タ９又はＣＰＵｌ０の指令により切換え指定するマルチ
プレクサ、２５はＣＰＵｌ０の指令に基づきメモリＭ　
ｌ−Ｍ　ａのうちの任意のものを選択するデコーダ、２
６はシフトレジスタＬ、に入力されるラッチ信号を１／
２分周する分周回路である。上記各シフトレジスタＬ＋
、Ｌｚラッチ回路Ｌｌｌｌ〜Ｌ４いメモリＭ、〜Ｍ４、
アドレスカウンタ９、マルチプレクサ２４、デコーダ２
５はいずれも低速動作する回路、例えばＴＴＬ回路で構
成されている。

次に、本実施例の動作を第２図に示す波形図および第３
図（ａ）〜（ｎ）に示すタイムチャートを参照しながら
説明する。第２図は第５図に示すものと同じ反射波信号
Ｔの波形図である。タイミング回路４′からは第３図（
ａ）に示すパルスが出力され、Δ／Ｄ変換回路７ａはそ
の１周期毎に反射波信号Ｔをこれに相当するディジタル
値に変換する。したがって、タイミング回路４の出力パ
ルスの１周期がサンプリング時間τ、′となる。第２図
に示す反射波信号Ｔは時刻ｔ（１１においてサンプリン
グされ、さらに時間τ、′後の時刻ｔｏｗにおいてサン
プリングされる。このように、順次時間τ３′毎にサン
プリングが実施される０本実施例では、サンプリング時
間τ、′は第４図に示す装置のサンプリング時間で、の
１／４であり、Ａ／Ｄ変換回路７ａはこれに対応する高
速のＡ／Ｄ変換を行なう。Ａ／Ｄ変換回路７ａの出力デ
ータＤ、、ＤＩ、・・・・・・が第３図（ａｌに示され
ている。これら出力データはラッチ回路７ｂによりタイ
ミング回路４′の出力パルスの１周期間ラッチされ、ト
ランスレータ２３により所定レベルに変換されてシフト
レジスタＬ、、Ｌ！に出力される。

一方、タイミング回路４′の出力パルスは分周回路２０
で第３図中）に示すように１／２に分周され、この分周
信号はシフトレジスタ２１に出力される。シフトレジス
タ２１は、入力された分周信号を第３図（（り、　（ｄ
）に示すようにタイミング回路４′の出力パルスの１周
期τ、′ずらした２つの信号として出力する。これらの
信号はトランスレータ２２により所定レベルの信号に変
換された後、シフトＯの出力信号（１）はシフトレジス
タＬ、に、シフトτ、′の出力信号（２）はシフトレジ
スタしｔにそれぞれ入力される。

今、Ａ／Ｄ変換回路°７ａによりデータＤ、がディジタ
ル値に変換されてトランスレータ２３がら出力されたと
き、シフトレジスタＬｌに出方信号（１）が入力された
とすると、データＤ１はシフトレジスタＬ１のＱ出力に
のみ保持され、その他のシフトレジスタ出力にはデータ
Ｄ１は出力されない。

！寺間τ３′後、Ａ／Ｄ変換回路７ａがらデータＤｔが
出力されると、このデータＤ２は出方信号（２）が入力
されたシフトレジスタＬ２のＱ出力にのみ保持され、そ
の他の出力には保持されない。さらに時間τ、′後、デ
ータＤ、が出力されると、出力信号（１）が入力された
シフトレジスタし、のＱ２出力にデータＤ、が保持され
る。このとき、データＤ、はＱ２出力からＱ１出力にシ
フトされる。データＤ４も同様にしてシフトレジスタし
！のＱｚ比出力保持され、このとき、データＤｔはＱ１
出力にシフトされる。

一方、第１図に示す分周回路２６で１／２分周された信
号、即ち第３図０１に示す分周信号はラッチ回路Ｌｌｌ
ｌ〜Ｌ４゜に与えられている。したがって、分周信号が
出力されたときに各シフトレジスタＬＩ＋Ｌ２に保持さ
れているデータは同時に、それぞれ第３図（ｋ）〜（ｎ
）に示すように対応するラッチ回路り、。

〜Ｌ、。にラッチされる。このラッチ期間は分周信号の
１周期間である。

分周信号の一周期の間にタイミング回路４′から低速信
号が出力されてメモリＭ　＋　”’　Ｍ　ａを作動状態
にするとともに、アドレスカウンタ９は各メモリｉ、〜
Ｍ４のアドレスを指定するアドレス信号を出力し、この
アドレス信号はマルチプレクサ２４を経てメモリＭ、〜
Ｍ４に入力され、それらのアドレスを指定する。この状
態において、それまでラッチ回路り、。〜Ｌ４゜にラッ
チされていたデータＤ、−Ｄ、は、同時に対応するメモ
リＭ＋〜Ｍ４の指定されたアドレス、例えば各メモリＭ
１〜Ｍ４のアドレスＡＭ（。、に記憶される。

ここで、シフトレジスタＬ１についてみると、ここにラ
ッチされたデータＤ１は、シフトレジスタ２１の出力信
号（１）の２周期が経過したとき消滅する。しかし、デ
ータＤ１はこのとき既にラッチ回路ＬＩＯにラッチされ
ている。一方、シフトレジスタ２１の出力信号（１）の
次の次の周期の立上りと同時に、シフトレジスタし、は
そのとき出力されているデータをラッチする。このデー
タは、第３図（Ｃ）および第３図（ｅ）から明らかなよ
うにデータＤｓである。全く同様に、データＤ、、Ｄ？
、ＤａがそれぞれシフトレジスタＬｌ＋Ｌ２＋ラッチ回
路ＬＩＯ〜Ｌ４゜に順次ラッチされ、メモリＭ、〜Ｍ４
に記憶される。

以上のようにして各メモリＭ１〜Ｍ４に記憶されたデー
タとアドレスの関係の一例を示すと次表のようになる。

次に、各メモリＭ、〜Ｍ４に記憶されたデータをとり出
す動作について説明する。設定された測定範囲等の種々
の条件に適合するように、とり出すべきデータが決定さ
れると、ＣＰＵＩ　Ｏからはそのデータが格納されてい
るメモリを指定する信号がデコーダ２５に対して出力さ
れ、デコーダ２５はこの信号を解読して指定されたメモ
リに信号を出力する。同時に、ＣＰＵＩ　Ｏからは当該
データが格納されている当該メモリのアドレスを指定す
る信号がマルチプレクサ２４に対して出力され、マルチ
プレクサ２４はこれに応じてアドレスの切換えを行ない
、当該信号によるアドレスを指定する。これにより、当
該メモリの当該アドレスから所要のデータがＣＰＵｌ０
に取り出されて処理される。

このように、本実施例では、１つのＡ／Ｄ変換器に対し
て複数のラッチ回路および複数のメモリを使用し、これ
ら複数のラッチ回路を、分周された信号をシフトしたシ
フト信号により駆動するようにしたので、Ａ／Ｄ変換器
で高速変換を行なっても、メモリを高速動作する回路で
構成する必要はなく、この結果、消費電力や発熱量を抑
制することができ、かつ、超音波探傷器の価格を低減せ
しめることができる。

なお、上記実施例の説明では、Ａ／Ｄ変換器の変換周期
に対し、ラッチ回路およびメモリをその１／４周期で作
動させる例を示したが、これに限ることはなく、メモリ
の機能に応じて任意に周期を決定することができる。

〔発明の効果〕

以上述べたように、本発明では、高速のＡ／Ｄ変換器に
対して複数のラッチ回路および複数のメモリを用い、当
該複数のラッチ回路を、分周された信号をシフトしたシ
フト信号により駆動するようにしたので、メモリを低速
で動作する回路で構成することができ、これにより、超
音波探傷器の消費電力や発熱量を抑制することができ、
又、そのコストを低減せしめることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係る超音波探傷器の一部のブ
ロック図、第２図は反射波信号゛の波形図、第３図（ａ
）〜（ｎ）は第１図に示す構成の動作を示すタイムチャ
ート、第４図は超音波探傷器のブロック図、第５図は反
射波信号の波形図、第６図は波形メモリのブロック図、
第７図は高速のＡ／Ｄ変換回路を用いた場合に考えられ
る超音波探傷器の一部のブロック図である。 ４′・・・・・・タイミング回路、７ａ・・・・・・Ａ
／Ｄ変換回路、２０・・・・・・分周回路、２１・・・
・・・シフトレジスタ、２４・・・・・・マルチプレク
サ、Ｌｒ、Ｌｘ・・・・・・シフトレジスタ、ＬＩ６〜
Ｌ４０・・・・・・ラッチ回路、ＭＩ〜Ｍ４・・・・・
・メモリ。 第３図 （８１余’ｖ％’Ｊ回ｗＰＯ＋　　Ｄａ　　Ｏｓ　　０
４　　Ｄｓ　　Ｏｓ　　Ｄ？　Ｃ１ｓ第６図

Claims (1)

【特許請求の範囲】
1. 被探傷物体からの超音波反射波を受信し、受信した信号
   の解析により前記被探傷物体の探傷を行なう超音波探傷
   器において、前記超音波反射波の受信信号をディジタル
   値に変換する高速Ａ／Ｄ変換器と、所定周波数信号を順
   次シフトするシフトレジスタと、前記高速Ａ／Ｄ変換器
   の出力データを前記シフトレジスタでシフトされた各信
   号により順次保持する複数のシフトレジスタと、これら
   シフトレジスタの各出力データを所定のタイミングで保
   持する複数のラッチ回路と、これらラッチ回路により保
   持された出力データを記憶する複数の低速メモリとを設
   けたことを特徴とする超音波探傷器。