JPH0122738B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、段差の被覆方法に関するもので、特
に多層配線あるいは微細な開孔部の側面など急峻
な段差を持つ表面に導体膜を形成する方法に関す
るものである。

（従来技術とその欠点） 例えば半導体装置において配線を行う場合に
は、微細な開孔部を有する下地絶縁膜上に導体膜
を被着することによりなされる。この時、従来の
スパツタ法あるいは蒸着法によれば開孔部の段差
の肩部分で配線が切れたり薄くなつたりし易く、
LSIの製造歩留まりや信頼性が著しく低下してい
た。こうした欠点を防ぐため、微細な開孔部の側
面をテーパー形状として傾斜を持たせ導体膜が均
一に被着するような形状が用いられるようになつ
てきているが、微細な開孔部の側面に傾斜を持た
せることはLSIの高集積化を阻害することにな
り、好ましい改善法ではない。そのため急峻で深
い段差に対して段差被覆性の良い状態で導体膜を
被着する方法が提案されており、そのうちの１つ
としてアルミニウム減圧CVD法がある。アルミ
ニウム膜を減圧CVD法により被着することによ
り段差被覆性の良い膜が形成されることはM.J.
Cooke氏らによりソリツド・ステイト・テクノロ
ジー（Solid State Technology）誌第25巻第12
号62頁〜65頁に報告されている。しかし多層配線
構造においては段差被覆性の良い膜形成法を用い
ても、段差の累積に伴い上層ほどパターンの寸法
加工精度が悪くなるという欠点がある。

LSIあるいはVLSIの配線のような多層薄膜構
造での微細な開孔部上への導体膜被着において重
要なことは、１つは微細な開孔部を導体膜にマイ
クロクラツクを生じずに埋めること、もう１つは
微細な開孔部を埋めるように導体膜が被着された
後、表面が平坦になることの２つである。特に
LSIの高集積化，多層化を計り、高い信頼性を得
るためにはこの２つは極めて重要である。

バイアススパツタ法は膜質の改善法としてと共
に凹凸のある下地上に被着膜にマイクロクラツク
を生じずかつ平坦に膜を被着する方法として知ら
れている。バイアススパツタ法においてはターゲ
ツト材料の基板上への被着と逆スパツタによる基
板上被着膜のエツチングとが同時進行しており、
実効的には被着とエツチングの差だけの被着速度
あるいはエツチング速度が得られる。また被着速
度とエツチング速度は基板下地膜の傾斜面の角度
に各々独立に依存し、実効的な被着速度も下地膜
の傾斜角度によつて異なり、バイアス電圧などの
条件を適当に選べば段差のある表面上に、ある程
度平坦な導体膜被着が可能である。その平坦化は
例えば第１図ａ〜ｄに示すようにして行われる。
この図は、C.Y.Ting氏らがジヤーナル・オブ・
バキユーム・サイエンス・アンド・テクノロジー
（Journal of Vacuum Science and
Technology）誌第15巻第３号1105頁〜1112頁に
おいて説明しているモデルと基本的に同じであ
る。第１図ａは平坦な表面を持つシリコン基板
101上にシリコン酸化膜等の絶縁膜１０２を被着
した後、通常のホトレジスト工程とドライエツチ
ング工程を経て、開孔部１０３を形成した状態を
示す。次いで第１図ｂはシヤドー効果の生じない
スパツタ条件でのバイアススパツタ法で導体膜１
０４を絶縁膜１０２の厚さとほぼ同程度の厚さに
なるまで被着した状態を示す。この時点で、絶縁
膜１０２上に被着される導体膜１０４の断面は絶
縁膜との界面を下底とし、バイアス電圧によつて
決まるテーパ角θを持つ台形となる。さらに第１
図ｃは同じスパツタ条件で更に導体膜１０４の被
着を続けた状態を示す。導体膜１０４の傾斜面は
前記テーパ角θの角度を維持し、かつ開孔部１０
３が形成されたことによる絶縁膜段差の肩部付近
から延びる破線の延長上に形成される。従つて同
じスパツタ条件で導体膜１０４の被着を続ければ
台形の上底の長さは次第に減少し、最終的には第
１図ｄに示すように全くなくなり平坦化が達成さ
れる。この時絶縁膜上の導体膜の厚さは開孔部間
の絶縁膜幅をＷとした時、Ｗ・tanθ／２で与えら
れることになる。平坦化の観点から考えるとθ＝
0゜が最も望ましいが第１図ａ〜ｄのように単一の
スパツタ条件で導体膜の被着と平坦化を行おうと
すると、θの値は30゜あるいはそれ以上になるの
が普通で、例えばθの値が30゜、Ｗの値が20μmと
すると第１図ｄの平坦な表面が得られるためには
導体膜が6μm程度と厚過ぎる状態になるのが普通
であつた。このため第１図ｄのごとき状態まで高
周波バイアススパツタ法で導体膜を被着した後、
逆スパツタにより導体膜をエツチバツクする方法
が提案された。しかしながら逆スパツタによるエ
ツチングでは、エツチング速度が極めて遅いため
導体膜の被着時間とエツチバツク時間の和は膨大
なものとなり現実的でなかつた。このようにバイ
アススパツタ法における平坦化の欠点は開孔部の
面積が小さく、平坦化する段差上の面積が大きい
場合に、数十時間という長い時間が必要とされ、
また多層薄膜構造において必要とされる膜厚以上
の膜被着が必要とされることである。

（発明の目的） 本発明の目的は、以上述べたごとき従来の段差
の被覆方法の問題点を解決することであり、特に
微細な開孔部を被着導体膜にマイクロクラツクを
生じずかつ平坦にしかも短時間に導体膜で埋め込
む段差の被覆方法を提供することにある。

（発明の構成） 本発明によれば、表面に絶縁膜のパターンが形
成された基板に対してバイアススパツタ法を用い
て前記絶縁膜のパターンを導体膜で埋め込む段差
の被覆方法において、被着導体膜にマイクロクラ
ツクを生じずかつ下地基板においてパターン段差
の底部に沿つて溝が生じないスパツタ条件で前記
パターンをパターンの高さの一部まで一埋め込む
第１の工程と、前記パターンにおいてまだ埋め込
まれていない部分を、被着導体膜にマイクロクラ
ツクがなくかつパターンの間の平坦面の被着導体
膜の膜厚がパターンの段差の高さとパターンの段
差上の平坦面の被着導体膜の膜厚との和にほぼ等
しくなるスパツタ条件により埋め込む第２の工程
とを含むことを特徴とする段差の被覆方法が得ら
れる。

（発明の基となつた実験事実） 本発明は発明者らが高周波バイアススパツタ法
について行つた詳細な実験とその実験結果に基づ
くものである。発明者らは段差被覆材料としてア
ルミニウム，モリブデン，不純物をドープした多
結晶シリコンやシリサイドなどを用い、絶縁膜と
してシリコン酸化膜やシリコン窒化膜などを用い
て高周波バイアススパツタ法の実験を続けてきた
が、以下の事実を知るに到つた。

段差被覆材料としてモリブデンを用い絶縁膜と
してシリコン酸化膜を用いた場合で説明すると、
表面に直径2.5μm、深さ1μmで急峻な側面を有す
るシリコン酸化膜の開孔部が形成されたシリコン
基板に対して、アルゴンガス圧3mTorr、電極間
距離95mmのスパツタ条件でターゲツトのモリブデ
ン側に5.7W／cm²の電力密度を印加し基板側に印
加する高周波（13.56MHz）バイアス電圧をパラ
メータとして0Vから−700Vまで100Vおきに変化
させると、高周波バイアス電圧が−300V以下で
はシヤドー効果のため開孔部内を被着膜にマイク
ロクラツクを生じずに埋め込むことができなかつ
たが、−400V以上になると開孔部内をモリブデン
膜にマイクロクラツクを生じずに埋め込むことが
可能となる。さらに600Vになると第２図にその
模式的断面図を示すように、開孔部内にモリブデ
ン膜２０３がマイクロクラツクなしで被着するだ
けでなく、開孔部内の平坦面に被着したモリブデ
ン膜の膜厚がパターンの段差上の平坦面に被着し
たモリブデン膜の膜厚の約1.5倍となつた。この
現象は開孔部内の側面に被着したモリブデン膜の
逆スパツタされたものが開孔部内の平坦面に再付
着するためであると考えられる。

よつて開孔部内の平坦面に被着したモリブデン
膜の膜厚とパターンの段差上の平坦面に被着した
モリブデン膜の膜厚との比率を高周波バイアス電
圧あるいはその他のスパツタ条件を適当に調節す
ることにより１倍以上にすることが可能である。
例えば、高周波バイアス電圧−600Vのスパツタ
条件でパターン段差上の平坦面に1.3μmのモリブ
デン膜を被着すると、開孔部内には約2μmの膜被
着がなされ、導体膜表面の段差は0.3μmまで減少
する。しかしながら、−600Vの高周波バアス電圧
では第２図に示すように下地シリコン基板におい
て段差の底部に沿つて溝２０４が生じた。従つ
て、膜被着の初期においては、下地シリコン基板
の段差の底部に沿つて溝が生じない比較的低い高
周波バイアス電圧条件を用いることが必要である
ことがわかつた。

（実施例） 以下、本発明について実施例を示す図面を参照
して説明する。第３図ａ〜ｃは一実施例を工程を
追つて順次示した模式的断面図である。

第３図ａは平坦な表面を持つ単結晶シリコン基
板３０１上にシリコン酸化膜３０２を厚さ約1μm
だけCVD法で被着した後、通常のホトレジスト
工程と異方性ドライエツチング工程を経て直径
2.5μmの開孔部を形成した状態を示す。

次いで第３図ｂに示すように開孔部内にモリブ
デン膜がマイクロクラツクなしで被着しかつ下地
シリコン基板において、開孔部の段差の底部に沿
つて溝が生じないスパツタ条件（アルゴンガス圧
3mTorr、電極間距離95mm、ターゲツト側電力密
度5.7W／cm²、高周波バイアス電圧−400V）での
高周波バイアススパツタでモリブデン膜３０３を
後にバイアス電圧を−700Vにした時、下地シリ
コン基板において絶縁膜の段差の底部に沿つて溝
が生じない厚さ（約0.1μm）だけ被着する。

次いで第３図ｃに示すごとく、開孔部内の平坦
面に被着するモリブデン膜の膜被着速度が開孔部
の段差上の平坦面に被着するモリブデン膜の膜被
着速度の約２倍となるスパツタ条件（アルゴンガ
ス圧3mTorr、電極間距離95mm、ターゲツト側電
力密度5.7W／cm²、高周波バイアス電圧−700V）
での高周波バイアススパツタでモリブデン膜３０
４を開孔部の段差上の平坦面に約1μm被着する。
この条件では開孔部内には約2μmのモリブデン膜
が被着し、開孔部の段差上の平坦面には約1μmの
モリブデン膜が被着し、開孔部を有するシリコン
酸化膜上のモリブデン膜は殆ど平坦になる。

前記実施例においてはモリブデン膜を被着した
が何もこれに限る必要はなく、アルミニウム等の
他の金属，不純物をドープした多結晶シリコン、
シリサイド等の合金も用いることができる。さら
に前記実施例においてはバイアス電圧のみをパラ
メータとしたが何もこれに限る必要はなく、ター
ゲツト側電力密度や電極間距離といつた他のスパ
ツタ条件をパラメータとしても良い。ターゲツト
側電力密度を下げるとバイアス電圧を上げたのと
同じ効果がある。電極間距離を大きくするとバイ
アス電圧を上げたのと同じ効果がある。

前記実施例では高周波バイアスを用いたが、直
流バイアスでもよい。

（発明の効果） 以上説明したように、本発明は開孔部の平坦面
上への導体膜の膜被着速度と開孔部の段差上の平
坦面への導体膜の膜被着速度との比率を高周波バ
イアス電圧あるいはその他のスパツタ条件を調節
して１倍以上にする高周波バイアススパツタ法に
より行うものである。その結果、高周波バイアス
スパツタ法を用いて開孔部の面積が小さく、平坦
化する段差上の面積が大きい場合にスパツタ時間
を大幅（少なくとも１桁程度）に短縮できる。ま
た同一真空系内で膜を形成できるという利点はそ
のまま維持できる。

以上説明したごとく、本発明によれば急峻な側
面を持つ開孔部においても、シヤドー効果を生じ
ることなく被着導体膜にマイクロクラツクを生じ
ずに導体膜で埋め込み、絶縁膜のパターン上に表
面が平坦になるように導体膜を形成することがで
きる。その結果多層配線構造の場合、上層に形成
される配線の段切れ、接触不良、寸法加工精度の
悪化が回避でき、それをLSIに使用した場合、信
頼性、集積度を飛躍的に向上することができる。

【図面の簡単な説明】

第１図ａ〜ｄは従来のバイアススパツタ法によ
る平坦化の一実施例を説明するための膜式的断面
図、第２図は直径2.5μm、深さ1μmのシリコン酸
化膜の開孔部が形成された基板に対してアルゴン
ガス圧3mTorr、電極間距離95mmのスパツタ条件
でターゲツト側電力密度5.7W／cm²、バイアス電
圧−600Vでモリブデンを被着した場合の開孔部
における模式的断面図、第３図ａ〜ｃは本発明の
方法の一実施例を説明するための模式的断面図で
ある。 １０１，２０１，３０１……シリコン基板、１
０２，３０２……シリコン酸化膜等の絶縁膜、２
０２……シリコン酸化膜、１０３……開孔部、１
０４，３０３，３０４……モリブデン膜等の導体
膜、２０３……モリブデン膜、２０４……段差の
底部に沿つて生じた溝。

Claims (1)

【特許請求の範囲】
1. １ 表面に絶縁膜のパターンが形成された基板に
   対してバイアススパツタ法を用いて前記絶縁膜の
   パターンを導体膜で埋め込む段差の被覆方法にお
   いて、被着導体膜にマイクロクラツクを生じずか
   つ下地基板においてパターン段差の底部に沿つて
   溝が生じないスパツタ条件で前記パターンをパタ
   ーンの高さの一部まで埋め込む第１の工程と、前
   記パターンにおいてまだ埋め込まれていない部分
   を、被着導体膜にマイクロクラツクがなくかつパ
   ターンの間の平坦面の被着導体膜の膜厚がパター
   ンの段差の高さとパターンの段差上の平坦面の被
   着導体膜の膜厚との和にほぼ等しくなるスパツタ
   条件により埋め込む第２の工程とを含むことを特
   徴とする段差の被覆方法。