JPH0754809B2 - 集積回路の接点孔への相互接続線の自動位置決め方法 - Google Patents

集積回路の接点孔への相互接続線の自動位置決め方法

Info

Publication number
JPH0754809B2
JPH0754809B2 JP60127285A JP12728585A JPH0754809B2 JP H0754809 B2 JPH0754809 B2 JP H0754809B2 JP 60127285 A JP60127285 A JP 60127285A JP 12728585 A JP12728585 A JP 12728585A JP H0754809 B2 JPH0754809 B2 JP H0754809B2
Authority
JP
Japan
Prior art keywords
conductive film
integrated circuit
filling material
contact hole
contact holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60127285A
Other languages
English (en)
Other versions
JPS6110256A (ja
Inventor
ジヨエル・アルマン
Original Assignee
コミツサレ・ア・レナジイ・アトミツク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサレ・ア・レナジイ・アトミツク filed Critical コミツサレ・ア・レナジイ・アトミツク
Publication of JPS6110256A publication Critical patent/JPS6110256A/ja
Publication of JPH0754809B2 publication Critical patent/JPH0754809B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路の接点孔への相互接続線の自動位置
決め方法に関するものである。この自動位置決め方法は
より詳細にはMOS（金属酸化膜半導体）集積回路の製造
方法に使用されることができる。
第１図および第２図は従来の集積回路の接点孔への相互
接続線の自動位置決め方法の工程を断面図で示す。集積
回路２はドープド半導体能動区域４からなり、この能動
区域４は例えば、集積回路の図示してない他の能動区域
に電気的に接続されるMOSトランジスタのソースまたは
ドレインに対応する。この能動区域４は酸化膜６で被覆
され、この酸化膜６には前記膜上に置かれた適宜なマス
クに対して前記酸化膜６を光学的にエツチングすること
により前記能動区域４の電気接点孔７が作られる。集積
回路の能動区域４および他の能動区域の相互接続は完成
した集積回路を一般にはアルミニウムの導電性膜８で被
覆することにより行なわれ、これに前記膜のエツチング
が続く。膜８は一定の厚さを有するので、電気接点孔７
の上方に凹所を形成する。
導電性膜８内に相互接続線8a（第２図）を作るために、
導電性膜上に樹脂層10が蒸着され、この樹脂層10は次い
で電気接点孔７の上方に位置決めされた凹所にのみ残る
ようにエツチングされる。樹脂層12には次いで相互接続
線の像を表わすマスクが形成される。導電性膜８は次い
で、例えば化学的エツチングにより等方性で、またはCC
l4のごとき化合物を含有するプラズマにより異方性で、
マスクを介してエツチングされる。次いで、樹脂層10お
よび12が除去される。これにより第２図に断面図で示し
た相互接続線となる。
本出願人によつて出願された1982年４月14日付けのフラ
ンス特許出願第8206409号に記載されたこの方法は、電
気接点孔上に相互接続線を、これらが接点孔を越えて突
出することなく、形成することを可能にする。したがつ
て、この方法はその幅が他の公知の方法と比べて集積密
度の増大を可能とする電気接点孔の直径を越えない相互
接続線の作成を可能とする。しかしながら、この方法に
おいて、第１樹脂層10の残部は限定された厚さを有しか
つ相互接続線の形成中かろうじてエツチングに耐える。
さらに、能動区域と相互接続線は直接接触でありかつ金
属膜がこのような材料から作られるとき例えばアルミニ
ウムの金属原子は、その後の熱処理作業中、能動区域に
拡散し、このことは集積回路の十分な動作に有害である
かも知れない漏洩電流に至る。
本発明は、とくに従来の種々の欠点の除去を可能にする
集積回路の接点孔への相互接続線の自動位置決め方法に
関する。
詳言すれば、本発明は形成された電気接点孔を備え、以
下の連続作業、すなわち、 （ａ）完成した集積回路上に第１導電膜を蒸着し、 （ｂ）前記接点孔を充填するのに使用される充填材を前
記第１導電膜に蒸着し、前記充填材の表面はほぼ平らに
なっており、 （ｃ）前記接点孔の外側に配置された前記第１導電膜の
部分を露出すべく、前記充填材の異方性エッチングを行
ない、かつ一方で前記接点孔を充填する充填材のみを保
持し、 （ｄ）相互接続線を形成する第２導電膜を得られた構造
上に蒸着し、 （ｅ）前記相互接続線の寸法を画成するのに使用される
樹脂マスクを前記第２導電膜上に形成し、 （ｆ）前記相互接続線を形成するために、前記マスクか
ら自由である前記第１および第２導電膜部分を除去し、 （ｇ）前記マスクを除去して前記第１導電膜により前記
相互接続線と接点孔底部の活性領域との電気的接続を行
う作業が行われる集積回路の接点孔への相互接続線の自
動位置決め方法に関する。
第１導電膜の作用は接続されるべき能動区域に相互接続
線の原子の拡散バリヤ（すなわち拡散に抗する）を有効
に備えることであり、かくして能動区域かつ結果として
下にある半導体ジヤンクシヨンを保護する。
さらに、電気接点孔を完全に充填する材料の使用は、相
互接続線を画成するための樹脂マスクが接点孔に関連し
て誤配列されるとしても、前記接点孔内の電気的接触の
保証を可能にする。
本発明による方法の好適な実施例によれば、第１導電膜
は、好ましくはチタニウムおよびタングステンの、また
はタングステンのみの合金からなる金属膜である。その
比較的低い抵抗の結果として、かかる材料の使用は相互
接続線と電気接点孔との間の比較的低い接触抵抗を得る
ことを可能にする。
本発明による方法の好適な実施例によれば、第１導電膜
はマグネトロンスパツタリング法によつて蒸着され、そ
して充填材は等方性蒸着法（LPCVD）によつて蒸着され
る。
好都合には、充填材は多結晶シリコンからなる。
本発明の他の好適な実施例によれば、充填材は接点孔の
完全な充填を可能にする電気接点孔の幅の半分を越える
厚さを有する。
本発明による方法の他の好適な実施例によれば、前述し
た工程（ｃ）は樹脂層を充填材上に蒸着することにより
そして樹脂層および充填材について同一エツチング速度
で前記樹脂層および充填材を同時にエツチングすること
により行なわれる。これは接点孔の表面と同一平面の充
填材を可能にする。
本発明による方法の好適な実施例によれば、前述した工
程（ｆ）は乾燥異方性エツチングによつて行なわれる。
以下に、本発明を添付図面に基づきそれのみに限定され
ない実施例について詳細に説明する。
第３図はドープド半導体能動区域14を有する集積回路の
一部を示し、この能動区域14は単結晶シリコン基板16内
に形成されそして例えば集積回路の図示してない他の能
動区域に電気的に接続されるMOSトランジスタのソース
またはドレインに対応する。通常、前記能動区域14は一
般に酸化シリコンからなりかつ５〜10％のリンを含有す
ることができる絶縁膜18によつて被覆される。例えば、
酸化膜は0.8μｍの厚さを有する。次いで、酸化膜は、
該酸化膜上にフオトリソグラフイによつて作られた樹脂
マスクを使用することにより、能動区域14の電気接点孔
17を形成するように、例えば、CHF3との反応イオンエツ
チングのごとき異方性エツチングによりエツチングされ
る。この型のエツチングは集積回路の表面に対してほぼ
垂直の縁を有する接点孔を有することを可能にする。
電気接点孔17の形成に続いて、第１導電膜20が、第４図
に示されるごとく、完成した集積回路上に蒸着される。
厚さ1000〜1500Å（0.1〜0.15μｍ）を有するこの第１
導電膜20はマグネトロンスパツタリングまたは真空蒸着
によつて蒸着されることができる。
この第１導電膜は集積回路の能動区域14との極めて良好
な電気的接触の確保を可能にする。さらに、前記第１導
電膜20は拡散バリヤ、すなわち能動区域14に形成される
ような相互接続線を構成する材料の原子の拡散を阻止す
るバリヤとして作用する。
好都合には、導電膜20は金属から作られ、そしてとくに
チタニウムおよびタングステンの、またはタングステン
のみの合金から作られ、この合金は、この材料の低抵抗
性に留意するとき、形成されるべき相互接続線と電気接
点孔17との間の比較的低い接触抵抗を得ることを可能に
する。
明らかなごとく、第１導電膜はタングステンまたはタン
グステン−チタニウム合金以外の金属から作られること
ができ、その主たる特徴は形成されるべき相互接続線と
電気接点孔の下に位置決めされる半導体ジヤンクシヨン
との間の有効な拡散バリヤを確保することである。
第５図に示されるような方法の次の工程は、第１導電膜
20上への例えば多結晶シリコンから形成される充填材22
の蒸着からなり、この充填材22は電気接点孔17を完全に
充填しかつ前記接点孔の集積回路のトポグラフイを平ら
にし、水平にしまたは平面にするのに役立つ。したがつ
て、充填材22はほぼ平らな面23を有する。この充填材22
は好ましくは例えば１μｍに１つの接点孔に関して、電
気接点孔17の幅の半分を越える厚さ（第３図）を有し、
前記充填材22は7000〜10000Å（0.7〜１μｍ）の間の厚
さを有することができる。
充填材22による電気接点孔17の充填ならびに前記充填材
の平らな面23の獲得は、多結晶シリコン充填材22の場合
において、大気圧（CVD）でのまたは低圧（LPCVD）での
上記相化学蒸着法によつて行なわれることができる等方
性蒸着法によつて引き起されることができる。
留意されるべきことは、充填材22が必ずしも導電性でな
いということである。充填材は絶縁していることもで
き、その主たる特徴は等方性で蒸着されかつ電気接点孔
の良好な充填を保証することである。第６図に示される
ごとく、この方法の次の工程は充填材22を異方性でエツ
チングすることからなる。このエツチングは電気接点孔
17の外側に置かれた第１導電膜の部分20aを露出するよ
うに行なわれ、一方接点孔を充填する充填材料の部分22
aのみを維持する。したがつて、このエツチングは、充
填材22のみをエツチングしかつ第１導電膜の領域20aの
露出時停止するように、選択特性を持たねばならない。
かかるエツチングはいわゆる「全体部分」エツチングに
よつて、すなわちマスクなしで、例えば多結晶シリコン
材料22の場合において、エツチング剤として六フツ化イ
オウを含有している反応イオンエツチングを使用するこ
とにより実施されることができる。
本発明によれば、また、第１導電膜の部分20aの上方に
置かれた充填材22の部分を完全に除去するように、充填
材22のエツチングを実施するための「平面化」を使用す
ることができる。この手順は第７図および第８図に示し
てある。
この手順は、まず、通常の散布法を使用する樹脂相24
（第７図）での充填材22の被覆からなる。フオトリソグ
ラフイにおいて現在使用される樹脂から形成されること
ができるこの樹脂層24は、例えば1.5〜２μｍの厚さを
有する。蒸着に続いて、異方性エツチングが、樹脂およ
び充填材について同一エツチング速度で、樹脂層24およ
び充填材22上で同時に行なわれる。多結晶シリコンから
なる充填材22のとき、樹脂およびシリコンの同時エツチ
ングは、例えばエツチング剤として六フツ化イオウおよ
び酸素（SF6＋O2）の混合物を使用する反応イオンエツ
チング法により実施されることができる。前述のごと
く、このエツチングは第１導電膜20の領域20aが露出さ
れるとすぐにエツチングを停止しかつ一方充填材22で完
全に充填された電気接点孔17（第８図）を残すことを可
能にする選択特性を有する。
この「平面化」手順は接点孔を充填しかつ平らな面を有
する（第８図）充填材22の領域22aを得ることを可能に
する。
第９図に示されるごとく、本方法の次の工程は得られた
構造（第６図または第８図）への相互接続線がそこに形
成される第２導電膜26の蒸着からなる。例えばアルミニ
ウムからなるこの導電膜26は5000〜10000Å（0.5〜１μ
ｍ）の間の範囲の厚さを有する。第２導電膜26はマグネ
トロンスパツタリングを使用する蒸着法によりまたは真
空蒸発により得ることができる。
次いで、第２導電膜26上には、製造されるべき相互接続
線の寸法を画成するための樹脂マスク28が形成される。
通常のマイクロフオトリソグラフイ法によつて形成され
ることができるこの樹脂マスク28は製造されるべき相互
接続線の像を示す。
樹脂マスク28の製造後、該マスクのない第２導電膜の部
分は、第10図に示すごとく、相互接続線26aを形成する
ために、除去される。これは、導電膜26がアルミニウム
から作られるとき例えば、四塩化炭素による乾燥異方性
エツチング法を使用して導電膜26をエツチングすること
により得ることができる。
この工程にはマスク28から自由である第１導電膜20の部
分を除去する工程が続く。これは第２導電膜26のエツチ
ングと同一の異方性エツチング法の間中行なわれること
ができ、前記エツチングは電気接点孔を充填するとくに
多結晶シリコンである充填材22の領域22aの上方で、か
つまた電気接点孔17の形成に使用されるとくに酸化シリ
コンからなる絶縁層18上で選択的に停止することを可能
にする。このようにして、第１導電膜20のエツチングは
第１導電膜がチタニウムおよびタングステン、またはタ
ングステンのみの合金から形成されるとき四塩化炭素を
使用する同一反応イオンエツチング法によつて行なわれ
る。
本方法の最終工程は、例えば化学的エツチングにより樹
脂マスク28を除去することからなる。第10図は相互接続
線のエツチングおよび樹脂の除去後の最終構造を示す。
この方法において、能動区域14と相互接続線26aとの間
の電気的接触は相互接続線と接触する第１導電膜の残留
領域20aによつて得られる。
相互接続線の画成のために使用される樹脂マスクが前記
接点孔を充填する充填材22の領域22aによる電気接点孔
に対して誤配列されるとしても本発明による方法は接点
孔の全面にわたつて良好な電気的接触の保証を可能にす
る。
さらに、本方法は電気接点孔上への相互接続線の自動配
列を許容する。すなわち相互接続線の接点孔からのどの
ような重なりまたは突出も阻止しかつしたがつて公知の
種々の方法に比べて集積回路の集積密度を著しく増大す
る。
本発明による自動位置決め方法の上記説明は限定的方法
で示されていないことは明らかである。とくに、本発明
による方法において使用される種々の材料層の他の蒸着
およびエツチング手段、ならびにこれらの種々の層を形
成するのに記載された材料以外の材料を使用することが
できる。
【図面の簡単な説明】
第１図および第２図は従来の集積回路の接点孔への相互
接続線の自動位置決め方法の工程を略示する断面図、 第３図ないし第６図は本発明による相互接続線の電気接
点孔への自動位置決め方法の種々の工程を略示する断面
図、 第７図および第８図は本発明による自動位置決め方法の
変形例を略示する断面図、 第９図および第10図は本発明による相互接続線の電気接
点孔への自動位置決め方法の種々の工程を略示する断面
図である。 図中、符号２は集積回路、14は能動区域、17は電気接点
孔、20は第１導電膜、22は充填材、24は樹脂層、26は第
２導電膜、28は樹脂マスクである。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】形成された電気接点孔を備え、連続して作
    業が行われる集積回路の接点孔への相互接続線の自動位
    置決め方法において、 （ａ）完成した集積回路上に第１導電膜を蒸着し、 （ｂ）前記接点孔を充填するのに使用される充填材を前
    記第１導電膜に蒸着し、前記充填材の表面はほぼ平らに
    なっており、 （ｃ）前記接点孔の外側に配置された前記第１導電膜の
    部分を露出すべく、前記充填材の異方性エッチングを行
    ない、かつ一方で前記接点孔を充填する充填材のみを保
    持し、 （ｄ）相互接続線を形成する第２導電膜を得られた構造
    上に蒸着し、 （ｅ）前記相互接続線の寸法を画成するのに使用される
    樹脂マスクを前記第２導電膜上に形成し、 （ｆ）前記相互接続線を形成するために、前記マスクか
    ら自由である前記第１および第２導電膜部分を除去し、 （ｇ）前記マスクを除去して前記第１導電膜により前記
    相互接続線と接点孔底部の活性領域との電気的接続を行
    うことを特徴とする集積回路の接点孔への相互接続線の
    自動位置決め方法。
  2. 【請求項２】前記第１導電膜は前記第２導電膜と電気接
    点を形成する半導体ジャンクションとの間の拡散バリア
    を保証する金属膜であることを特徴とする特許請求の範
    囲第１項に記載の集積回路の接点孔への相互接続線の自
    動位置決め方法。
  3. 【請求項３】前記第１導電膜はチタニウムおよびタング
    ステンからなる合金またはタングステンのみの合金から
    作られることを特徴とする特許請求の範囲第２項に記載
    の集積回路の接点孔への相互接続線の自動位置決め方
    法。
  4. 【請求項４】前記充填材は多結晶シリコンからなること
    を特徴とする特許請求の範囲第１項に記載の集積回路の
    接点孔への相互接続線の自動位置決め方法。
  5. 【請求項５】前記充填材は等方性に蒸着されることを特
    徴とする特許請求の範囲第１項に記載の集積回路の接点
    孔への相互接続線の自動位置決め方法。
  6. 【請求項６】前記充填材は前記電気接点孔の幅の半分よ
    り大きい厚さであることを特徴とする特許請求の範囲第
    １項に記載の集積回路の接点孔への相互接続線の自動位
    置決め方法。
  7. 【請求項７】前記工程（ｃ）は樹脂層を前記充填材上に
    蒸着しそして前記樹脂層および前記充填材について同一
    エッチング速度で前記樹脂層および前記充填材を同時に
    エッチングすることにより行われることを特徴とする特
    許請求の範囲第１項に記載の集積回路の接点孔への相互
    接続線の自動位置決め方法。
  8. 【請求項８】前記工程（ｆ）は乾燥異方性エッチングに
    よって行われることを特徴とする特許請求の範囲第１項
    に記載の集積回路の接点孔への相互接続線の自動位置決
    め方法。
JP60127285A 1984-06-14 1985-06-13 集積回路の接点孔への相互接続線の自動位置決め方法 Expired - Lifetime JPH0754809B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8409313 1984-06-14
FR8409313A FR2566181B1 (fr) 1984-06-14 1984-06-14 Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre

Publications (2)

Publication Number Publication Date
JPS6110256A JPS6110256A (ja) 1986-01-17
JPH0754809B2 true JPH0754809B2 (ja) 1995-06-07

Family

ID=9305010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60127285A Expired - Lifetime JPH0754809B2 (ja) 1984-06-14 1985-06-13 集積回路の接点孔への相互接続線の自動位置決め方法

Country Status (5)

Country Link
US (1) US4624864A (ja)
EP (1) EP0170544B1 (ja)
JP (1) JPH0754809B2 (ja)
DE (1) DE3572565D1 (ja)
FR (1) FR2566181B1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5926808A (ja) * 1982-08-04 1984-02-13 Sanei Seisakusho:Kk 自動供給装置
US4975756A (en) * 1985-05-01 1990-12-04 Texas Instruments Incorporated SRAM with local interconnect
JP2581666B2 (ja) * 1985-09-06 1997-02-12 株式会社日立製作所 配線構造体の製造方法
KR900003618B1 (ko) * 1986-05-30 1990-05-26 후지쓰가부시끼가이샤 반도체장치 및 그 제조방법
JPS6334954A (ja) * 1986-07-29 1988-02-15 Nec Corp 半導体装置およびその製造方法
US5063175A (en) * 1986-09-30 1991-11-05 North American Philips Corp., Signetics Division Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material
US4837051A (en) * 1986-12-19 1989-06-06 Hughes Aircraft Company Conductive plug for contacts and vias on integrated circuits
KR910006975B1 (ko) * 1986-12-19 1991-09-14 휴우즈 에어크라프트 캄파니 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법
GB2199183B (en) * 1986-12-23 1990-07-04 Gen Electric Plc Interconnection formation in multilayer circuits
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
CA1306072C (en) * 1987-03-30 1992-08-04 John E. Cronin Refractory metal - titanium nitride conductive structures and processes for forming the same
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
JPH01147843A (ja) * 1987-12-03 1989-06-09 Mitsubishi Electric Corp 半導体装置の製造方法
US5055423A (en) * 1987-12-28 1991-10-08 Texas Instruments Incorporated Planarized selective tungsten metallization system
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
FR2630588A1 (fr) * 1988-04-22 1989-10-27 Philips Nv Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
EP0346543A1 (en) * 1988-06-15 1989-12-20 BRITISH TELECOMMUNICATIONS public limited company Bipolar transistor
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US5149672A (en) * 1988-08-01 1992-09-22 Nadia Lifshitz Process for fabricating integrated circuits having shallow junctions
US5104826A (en) * 1989-02-02 1992-04-14 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor integrated circuit device using an electrode wiring structure
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
JPH03156930A (ja) * 1989-11-15 1991-07-04 Sanyo Electric Co Ltd 半導体装置
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection
US5242858A (en) * 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JP3068223B2 (ja) * 1991-02-12 2000-07-24 三菱電機株式会社 半導体装置の製造方
JPH04307933A (ja) * 1991-04-05 1992-10-30 Sony Corp タングステンプラグの形成方法
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5363550A (en) * 1992-12-23 1994-11-15 International Business Machines Corporation Method of Fabricating a micro-coaxial wiring structure
US5514622A (en) * 1994-08-29 1996-05-07 Cypress Semiconductor Corporation Method for the formation of interconnects and landing pads having a thin, conductive film underlying the plug or an associated contact of via hole
KR0137579B1 (ko) * 1994-11-30 1998-06-01 김주용 반도체 소자의 플러그 형성방법
KR100193100B1 (ko) * 1995-02-02 1999-06-15 모리시다 요이치 반도체장치 및 그 제조방법
US5624870A (en) * 1995-03-16 1997-04-29 United Microelectronics Corporation Method of contact planarization
US7294578B1 (en) * 1995-06-02 2007-11-13 Micron Technology, Inc. Use of a plasma source to form a layer during the formation of a semiconductor device
US5700716A (en) 1996-02-23 1997-12-23 Micron Technology, Inc. Method for forming low contact resistance contacts, vias, and plugs with diffusion barriers
US6004874A (en) * 1996-06-26 1999-12-21 Cypress Semiconductor Corporation Method for forming an interconnect
JPH1140664A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置の製造方法
US5994211A (en) * 1997-11-21 1999-11-30 Lsi Logic Corporation Method and composition for reducing gate oxide damage during RF sputter clean
US6670717B2 (en) * 2001-10-15 2003-12-30 International Business Machines Corporation Structure and method for charge sensitive electrical devices
KR20040039778A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
JP5343982B2 (ja) * 2009-02-16 2013-11-13 トヨタ自動車株式会社 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2547792C3 (de) * 1974-10-25 1978-08-31 Hitachi, Ltd., Tokio Verfahren zur Herstellung eines Halbleiterbauelementes
JPS5494196A (en) * 1977-12-30 1979-07-25 Ibm Metallic layer removing method
JPS5793548A (en) * 1980-12-03 1982-06-10 Fujitsu Ltd Manufacture of semiconductor device
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
JPS5810836A (ja) * 1981-07-13 1983-01-21 Oki Electric Ind Co Ltd 半導体装置
JPS5815250A (ja) * 1981-07-21 1983-01-28 Fujitsu Ltd 半導体装置の製造方法
US4544576A (en) * 1981-07-27 1985-10-01 International Business Machines Corporation Deep dielectric isolation by fused glass
US4392298A (en) * 1981-07-27 1983-07-12 Bell Telephone Laboratories, Incorporated Integrated circuit device connection process
JPS5982746A (ja) * 1982-11-04 1984-05-12 Toshiba Corp 半導体装置の電極配線方法
FR2537779B1 (fr) * 1982-12-10 1986-03-14 Commissariat Energie Atomique Procede de positionnement d'un trou de contact electrique entre deux lignes d'interconnexion d'un circuit integre
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen

Also Published As

Publication number Publication date
DE3572565D1 (en) 1989-09-28
EP0170544B1 (fr) 1989-08-23
JPS6110256A (ja) 1986-01-17
EP0170544A1 (fr) 1986-02-05
FR2566181A1 (fr) 1985-12-20
FR2566181B1 (fr) 1986-08-22
US4624864A (en) 1986-11-25

Similar Documents

Publication Publication Date Title
JPH0754809B2 (ja) 集積回路の接点孔への相互接続線の自動位置決め方法
JP2920119B2 (ja) 半導体素子のキャパシタ製造方法
US5747379A (en) Method of fabricating seamless tungsten plug employing tungsten redeposition and etch back
US4670967A (en) Forming multilayer interconnections for a semiconductor device by vapor phase growth process
US4857141A (en) Method of forming holes in semiconductor integrated circuit device
EP0380327B1 (en) Structure of semiconductor device with funnel-shaped inter-level connection and method of manufacturing it
US5227335A (en) Tungsten metallization
JP2505961B2 (ja) 半導体構造用のスタッドを形成する方法および半導体デバイス
JPH0362024B2 (ja)
KR100215847B1 (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
US5866947A (en) Post tungsten etch bank anneal, to improve aluminum step coverage
US5801096A (en) Self-aligned tungsen etch back process to minimize seams in tungsten plugs
US6939812B2 (en) Method of forming an etch stop layer in a semiconductor device
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
JP3321864B2 (ja) 半導体装置とその製法
KR20000035246A (ko) 반도체 구조물의 제조 방법
JPH0530067B2 (ja)
JP2000243836A (ja) 半導体素子の配線形成方法
JPH10189592A (ja) 半導体装置の製造方法
JPH05849B2 (ja)
JP3274324B2 (ja) 半導体装置の製造方法
US5851914A (en) Method of fabricating a metal contact structure
US5981385A (en) Dimple elimination in a tungsten etch back process by reverse image patterning
JPH05299397A (ja) 金属プラグの形成方法